ZYNQ中fsbl，app.elf,bitstream加载流程

一、ZYNQ的jtag
1.zynq jtag级联模式和独立模式
2.zynq tap和zynq的arm dap
在Zynq设备中，存在两个JTAG控制器：TAP（测试访问端口）控制器和DAP（调试访问端口）控制器。TAP控制器可以控制PL配置过程以及PL中的其他功能。而DAP控制器位于应用处理单元（APU）中。

二、ZYNQ的JTAG级联模式
cascade mode级联模式，用于同时调试ARM处理器和FPGA部分。
使用一个JTAG可以和ARM处理器以及FPGA的JTAG接口通信。

这里有一个问题？就是如果按照级联模式，那么ZYNQ的开发是必须例化一个ZYNQ核心才行？

如果不例化一个ZYNQ核，那么如果JTAG处于级联模式，就不能下载bit了，是这样的吗?这个有空得验证测试一下！！！

在级联模式下，可以使用PL JTAG接口引脚同时访问两个控制器；来自接口的TDI信号会进入DAP控制器。DAP控制器的TDO信号会被连接到TAP控制器的输入端，形成菊花链结构。然后，TAP控制器的TDO信号会输出到JTAG接口。在JTAG链中，DAP寄存器和数据是最后被移入的。

• 首先访问DAP控制器，然后访问TAP控制器。

• 不需要PL配置。

• 两个控制器都必须启用。

• 指令和数据不能对未指定的目标产生不良影响。

三、ZYNQ的JTAG独立模式
standalone mode独立模式
‌独立模式‌通常用于单独调试ARM处理器或FPGA，而不必两者同时进行。例如，如果你只想专注于FPGA的开发或调试，或者只想专注于ARM处理器的开发，你可以选择独立模式。

‌配置步骤‌：

如果你只想调试ARM处理器，确保将JTAG适配器的连接配置为仅连接到ARM处理器的JTAG接口。
类似地，如果你只想调试FPGA，确保将连接配置为仅连接到FPGA的JTAG接口。
在启动调试会话时，选择独立模式，这样调试器只会与选定的部分通信。

三、纯FPGA的jtag

四、ZYNQ中fsbl，app.elf,bitstream加载流程

参考：https://blog.51cto.com/u_14405/10346318