当前位置：首页 > news >正文

GD32F450 ADC同步模式实战：定时器触发与DMA配置详解

news 2026/8/25 10:34:04

1. 项目概述：从“能用”到“精准”的ADC采样进阶

在嵌入式开发里，ADC（模数转换器）采样是连接模拟世界和数字世界的桥梁，几乎每个涉及传感器、电池检测、音频处理的项目都离不开它。对于GD32F450这类高性能MCU，其ADC模块功能相当强大，但很多朋友可能还停留在“单通道、软件触发、轮询读取”的初级阶段。当项目需求升级，比如需要同步采集多路信号、严格对齐采样时刻，或者对采样率有精确要求时，基础模式就力不从心了。这时，“ADC同步模式”就成了必须啃下的硬骨头。

我最近在一个电机控制项目中就深有体会：需要同步采集三相电流和母线电压，采样时刻必须严格对齐，以确保算法计算的准确性。如果还用软件轮流触发，时序上的微小抖动都会导致计算误差放大。折腾了一番GD32F450的ADC同步规则、触发源和DMA配置后，总算把系统调稳了。这篇文章，我就结合自己的踩坑经历，聊聊对GD32F450 ADC同步模式的理解，核心会围绕如何利用定时器（TIMER）精准触发多个ADC进行同步采样，并通过DMA高效搬运数据这一主线展开。无论你是正在从STM32迁移过来，还是想提升现有采集系统的性能，这些实操细节和经验都应该能帮到你。

2. ADC同步模式的核心概念与设计思路

2.1 什么是ADC同步模式？为什么需要它？

简单来说，ADC同步模式就是让多个ADC模块（GD32F450有3个独立的ADC：ADC0， ADC1， ADC2）在同一个时刻启动转换，或者按照某种既定的先后顺序紧密关联地执行转换。这和我们熟悉的“交替采样”（一个采完另一个再采）有本质区别。

为什么普通模式不够用？假设你的系统需要采集同一时刻的电压和电流信号来计算瞬时功率。如果先用ADC0采电压，几个时钟周期后再用ADC1采电流，这两个数据在时间上已经“错位”了。对于高速变化的信号（如电机相电流、音频信号），这种错位会引入显著的相位误差，导致后续分析或控制算法失效。

同步模式带来的核心价值：

保持采样时刻一致性：确保多路关联信号在同一时钟边沿被采样，数据在时间轴上严格对齐，这是进行准确向量运算（如Park变换）的前提。
实现更高的聚合采样率：多个ADC同步工作后，可以交错采样同一路信号，理论上能将有效采样率翻倍（例如，双ADC交替采样模式）。
节省CPU资源：通过定时器触发和DMA搬运，ADC采样变成由硬件自动完成的背景任务，CPU只需在数据块准备好后处理即可，特别适合实时性要求高的系统。

GD32F450的ADC同步模式主要依靠其规则组同步和注入组同步功能来实现，并通过丰富的触发源（特别是定时器）来精确控制采样的节奏。

2.2 GD32F450 ADC同步的硬件基础与模式选型

GD32F450最多支持3个ADC协同工作，它们可以配置成几种不同的同步模式，我们需要根据应用场景选择。

1. 双ADC/三ADC并行同步模式（Parallel Mode）这是最常用的严格同步模式。所有参与的ADC在接收到同一个触发信号后，立即同时开始转换各自规则通道序列中的第一个通道。这是实现“同一时刻采样”的关键模式。

应用场景：同步采集多路关联信号，如三相电机的U/V/W相电流。
配置要点：需要将一个ADC设为主（Master），其他设为从（Slave）。主ADC的触发事件会通过内部硬件链路同步给从ADC。

2. 交替采样模式（Interleaved Mode）这种模式下，多个ADC仍然由同一个触发信号启动，但它们会轮流转换同一个模拟输入通道。例如，ADC0先采样通道1，接着ADC1采样通道1，然后ADC0采样通道2，如此循环。

应用场景：需要对单一路高频信号进行超高速采样。两个ADC交替工作，可以将聚合采样率提高近一倍。
注意事项：需要仔细处理ADC之间的采样保持时间偏移，并对结果进行交织处理。

3. 组合常规/注入同步模式规则组和注入组可以独立配置触发源和同步行为。例如，可以用定时器触发规则组进行周期性同步采样，同时用一个外部GPIO事件触发注入组进行突发性的高优先级采样（如过流保护），两者互不干扰。

应用场景：系统既有稳定的周期性采集任务，又需要应对突发事件的快速采样。

模式选型背后的逻辑：在我的电机控制项目中，核心需求是三相电流同步，因此毫不犹豫选择了双ADC并行同步模式（ADC0和ADC1）。将ADC0设为主设备，用高级定时器（TIMER0）的CH3输出比较事件作为触发源，这样就能确保每次PWM中心对齐点时，电流被同步采样。

注意：GD32的参考手册中，同步模式的相关配置位可能在ADCx_CTL1、ADCx_RSQ0等寄存器中，且不同系列的命名可能略有差异（如STM32中常见的“Dual mode”在GD32中需仔细对照）。务必以当前使用的GD32F450xx用户手册为准。

3. 关键配置解析：定时器触发与DMA设置

理解了模式，下一步就是让整个系统自动、精准地跑起来。这离不开两个核心外设：定时器（TIMER）和DMA。

3.1 定时器作为ADC触发源的精密时钟

软件触发（调用adc_software_trigger_enable）无法保证精确的时间间隔，更无法实现多ADC的硬件级同步。因此，我们必须使用定时器产生的硬件触发事件。

为什么是高级定时器（如TIMER0）？GD32F450的通用定时器（TIMERx）和高级定时器（TIMER0）都能产生触发输出（TRGO）。但高级定时器在电机控制和电源应用中更常用，因为它：

支持中心对齐计数模式，这对于PWM生成和在中点采样至关重要（可以消除开关噪声）。
拥有更复杂的触发输出映射逻辑，可以将更新事件、比较匹配事件等作为TRGO。
与ADC的配合在硬件设计上更紧密。

配置TIMER0触发ADC的典型步骤：

定时器时基配置：设定PSC（预分频器）和CAR（自动重载值），决定触发频率。例如，目标采样率是10kHz，定时器时钟为120MHz，则(PSC+1)*(CAR+1) = 120M / 10k = 12000。可以设置PSC=119，CAR=99。
选择触发输出事件：在TIMERx_CTL1寄存器中配置MMC位域。对于中心采样，通常选择“更新事件”或“比较匹配事件”作为TRGO。我选择的是TIMER0_CH3的比较匹配事件，因为这样可以更灵活地将采样时刻定位在PWM周期内的任意一点。
配置比较通道：将TIMER0_CH3设置为输出比较模式（PWM或Toggle），并设置比较值（TIMER0_CH3CV）。当计数器计数值与CH3CV匹配时，就会产生触发事件。
启动定时器。

// 伪代码示例：配置TIMER0 CH3比较匹配为TRGO timer_oc_parameter_struct oc_initpara; timer_parameter_struct timer_initpara; // 时基设置 timer_initpara.prescaler = 119; timer_initpara.alignedmode = TIMER_COUNTER_CENTER_DOWN; // 中心对齐模式 timer_initpara.counterdirection = TIMER_COUNTER_UP; timer_initpara.period = 99; // CAR timer_initpara.clockdivision = TIMER_CKDIV_DIV1; timer_initpara.repetitioncounter = 0; timer_init(TIMER0, &timer_initpara); // 配置通道3为输出比较，翻转模式 oc_initpara.outputstate = TIMER_CCX_ENABLE; oc_initpara.ocpolarity = TIMER_OC_POLARITY_HIGH; oc_initpara.ocidlestate = TIMER_OC_IDLE_STATE_LOW; oc_initpara.ocmode = TIMER_OC_MODE_TOGGLE; // 匹配时翻转 oc_initpara.pulse = 50; // 比较值 CH3CV = 50 timer_channel_output_config(TIMER0, TIMER_CH_3, &oc_initpara); // 设置主模式：将CH3比较事件映射到TRGO timer_master_output_trigger_source_select(TIMER0, TIMER_TRI_OUT_SRC_CH3); // 使能定时器 timer_enable(TIMER0);

3.2 DMA在同步采样中的核心作用与配置陷阱

ADC转换完成的数据必须被及时取走，否则会被新数据覆盖。在同步、高速、多通道的场景下，CPU轮询读取是绝对不可行的，会消耗大量资源并可能丢失数据。DMA（直接存储器访问）是唯一的解决方案。

GD32F450 ADC DMA的特点：

每个ADC有独立的DMA请求。
在同步模式下，通常只需使能主ADC的DMA即可。从ADC转换完成的数据，会通过内部数据寄存器（ADCx_RDATA）或直接通过主ADC的DMA请求被搬运（取决于具体同步模式）。
支持循环模式（Circular Mode），实现“乒乓缓冲”，数据源源不断，无需频繁中断重新配置。

DMA配置的详细步骤与避坑指南：

内存与外设地址：
- 外设地址：主ADC的规则数据寄存器地址(uint32_t)&ADC_RDATA(ADC0)。
- 内存地址：一个足够大的数组首地址，如uint16_t adc_value_buf[BUFF_SIZE]。
- 注意：地址必须对齐，且内存数组应定义为全局或静态变量，防止函数栈帧被回收后地址失效。
数据宽度与增量：
- ADC数据为12位，通常存储为16位（uint16_t）。因此外设和内存的数据宽度都应设置为半字（16位）。
- 外设地址固定，不递增。
- 内存地址递增，以便依次存储多个通道的数据。
循环模式与缓冲区设计：
- 务必使能循环模式。这样当DMA传输完指定数据量后，会自动重置指针到起始地址，继续传输，形成连续的数据流。
- 缓冲区大小计算：BUFF_SIZE = 同步的ADC数量 × 每个ADC采样的通道数 × 缓冲深度。例如，双ADC同步，各采2个通道，希望每采满8组数据（即每个通道4次采样）才通知CPU一次，那么缓冲区大小应为2 * 2 * 4 = 16。
- 内存布局理解：在双ADC同步模式下，DMA搬运的数据在内存中的排列顺序是固定的。假设ADC0采Ch0， Ch1；ADC1采Ch2， Ch3。那么缓冲区adc_value_buf[]里的数据顺序可能是：[ADC0_Ch0, ADC0_Ch1, ADC1_Ch2, ADC1_Ch3, ADC0_Ch0, ...]。处理数据时必须清楚这个顺序。
中断配置：
- 通常不需要为每次DMA传输完成配置中断，那样太频繁。可以开启DMA半传输完成中断和传输完成中断，实现“乒乓缓冲”处理。当半传输完成时，CPU处理前半部分数据；当传输完成时，CPU处理后半部分数据。这样数据处理的“死区时间”非常短。

// 伪代码示例：配置ADC0的DMA（循环模式） dma_single_data_parameter_struct dma_initpara; // 启用DMA时钟 rcu_periph_clock_enable(RCU_DMA1); // 假设ADC0使用DMA1_Stream0 // 配置DMA通道（需查表确定ADC0对应哪个DMA的哪个Stream） dma_deinit(DMA1, DMA_CH0); dma_initpara.periph_addr = (uint32_t)&ADC_RDATA(ADC0); dma_initpara.periph_inc = DMA_PERIPH_INCREASE_DISABLE; dma_initpara.memory_addr = (uint32_t)adc_value_buf; dma_initpara.memory_inc = DMA_MEMORY_INCREASE_ENABLE; dma_initpara.periph_width = DMA_PERIPHERAL_WIDTH_16BIT; dma_initpara.memory_width = DMA_MEMORY_WIDTH_16BIT; dma_initpara.direction = DMA_PERIPHERAL_TO_MEMORY; dma_initpara.number = BUFF_SIZE; // 传输数据项总数 dma_initpara.priority = DMA_PRIORITY_HIGH; dma_initpara.periph_burst_width = 0; dma_initpara.memory_burst_width = 0; dma_single_data_mode_init(DMA1, DMA_CH0, &dma_initpara); // 使能循环模式 dma_circulation_enable(DMA1, DMA_CH0); // 使能DMA通道 dma_channel_enable(DMA1, DMA_CH0); // 在ADC端使能DMA请求 adc_dma_mode_enable(ADC0);

实操心得：配置DMA时最容易出错的地方就是数据对齐和缓冲区溢出。务必确保你的adc_value_buf数组在内存中的地址是对齐的（通常编译器会对齐，但手动指定__attribute__((aligned(4)))更保险）。另外，DMA的传输数量（number）一定要和你定义的缓冲区大小严格匹配，否则会导致数据错乱或进入DMA错误中断。

4. 完整同步采样流程实现与调试

4.1 从零搭建双ADC同步采样系统

让我们把前面的模块组合起来，形成一个可工作的系统。假设需求是：使用ADC0和ADC1，同步采样3路模拟信号（例如，接入ADC0的Ch5， Ch8和ADC1的Ch4），采样率由TIMER0精确控制在1MHz，数据通过DMA循环存入内存。

步骤一：GPIO与ADC时钟初始化

// 1. 开启时钟 rcu_periph_clock_enable(RCU_GPIOA); // 假设信号在PA端口 rcu_periph_clock_enable(RCU_ADC0); rcu_periph_clock_enable(RCU_ADC1); rcu_periph_clock_enable(RCU_TIMER0); rcu_periph_clock_enable(RCU_DMA1); // 2. 配置GPIO为模拟输入模式 gpio_mode_set(GPIOA, GPIO_MODE_ANALOG, GPIO_PUPD_NONE, GPIO_PIN_5 | GPIO_PIN_8); // ADC0 gpio_mode_set(GPIOB, GPIO_MODE_ANALOG, GPIO_PUPD_NONE, GPIO_PIN_0); // ADC1 Ch4 假设在PB0 // 3. 配置ADC时钟分频，确保ADC时钟不超过器件最大允许值（如60MHz） rcu_adc_clock_config(RCU_ADCCK_APB2_DIV6); // 假设APB2时钟120MHz，分频后20MHz给ADC

步骤二：配置ADC0（主）和ADC1（从）

// 配置ADC0 adc_deinit(ADC0); adc_mode_config(ADC_MODE_FREE); // 先设为独立模式，后续会改 adc_special_function_config(ADC0, ADC_SCAN_MODE, ENABLE); // 扫描模式 adc_special_function_config(ADC0, ADC_CONTINUOUS_MODE, DISABLE); // 禁用连续模式，由外部触发 adc_data_alignment_config(ADC0, ADC_DATAALIGN_RIGHT); // 数据右对齐 adc_resolution_config(ADC0, ADC_RESOLUTION_12B); // 12位分辨率 // 设置规则组通道序列：Ch5, Ch8 adc_channel_length_config(ADC0, ADC_REGULAR_CHANNEL, 2); adc_regular_channel_config(ADC0, 0, ADC_CHANNEL_5, ADC_SAMPLETIME_15); // 序列0采Ch5 adc_regular_channel_config(ADC0, 1, ADC_CHANNEL_8, ADC_SAMPLETIME_15); // 序列1采Ch8 // 配置外部触发源为TIMER0的TRGO事件，并使能触发 adc_external_trigger_config(ADC0, ADC_REGULAR_CHANNEL, EXTERNAL_TRIGGER_EDGE_RISING); adc_external_trigger_source_config(ADC0, ADC_REGULAR_CHANNEL, ADC0_1_EXTTRIG_REGULAR_T0_CH3); // 关键：选择TIMER0_CH3 // 配置ADC1（从设备），大部分配置与ADC0类似 adc_deinit(ADC1); adc_mode_config(ADC_MODE_FREE); adc_special_function_config(ADC1, ADC_SCAN_MODE, ENABLE); adc_special_function_config(ADC1, ADC_CONTINUOUS_MODE, DISABLE); adc_data_alignment_config(ADC1, ADC_DATAALIGN_RIGHT); adc_resolution_config(ADC1, ADC_RESOLUTION_12B); // 设置规则组通道序列：Ch4 adc_channel_length_config(ADC1, ADC_REGULAR_CHANNEL, 1); adc_regular_channel_config(ADC1, 0, ADC_CHANNEL_4, ADC_SAMPLETIME_15); // 外部触发源配置：从设备也需要使能外部触发，但触发源选择需注意，通常选择与主设备同步的触发源 adc_external_trigger_config(ADC1, ADC_REGULAR_CHANNEL, EXTERNAL_TRIGGER_EDGE_RISING); adc_external_trigger_source_config(ADC1, ADC_REGULAR_CHANNEL, ADC0_1_EXTTRIG_REGULAR_T0_CH3); // 同样选择TIMER0_CH3 // 关键步骤：配置双ADC同步模式 adc_mode_config(ADC_DAUL_REGULAL_PARALLEL); // 设置为规则组并行同步模式 // 注意：此函数调用后，ADC0和ADC1的同步关系即由硬件建立。

步骤三：配置TIMER0作为触发源（代码参考3.1节，确保触发频率为1MHz）

步骤四：配置DMA（代码参考3.2节，注意BUFF_SIZE的计算。这里双ADC共3个通道，若希望每采100组数据处理一次，则BUFF_SIZE = 3 * 100 = 300）

步骤五：启动采样

// 1. 使能ADC adc_enable(ADC0); adc_enable(ADC1); delay_ms(1); // 短暂延时等待ADC稳定 // 2. 校准ADC（建议每次上电进行） adc_calibration_enable(ADC0); adc_calibration_enable(ADC1); // 3. 使能DMA dma_channel_enable(DMA1, DMA_CH0); // 4. 使能ADC的DMA请求 adc_dma_mode_enable(ADC0); // 只需使能主ADC的DMA // 5. 启动定时器，开始产生触发脉冲 timer_enable(TIMER0); // 6. 软件触发一次ADC，启动转换链（对于某些模式可能需要） // adc_software_trigger_enable(ADC0, ADC_REGULAR_CHANNEL);

至此，一个由定时器精确触发、双ADC同步采样、DMA自动搬运数据的系统就开始运行了。数据会源源不断地填入adc_value_buf数组。

4.2 数据读取与处理策略

数据在缓冲区里，怎么安全高效地读取？直接去数组里取可能会遇到DMA正在写入同一位置的问题（竞态条件）。推荐使用“双缓冲区”或“环形缓冲区+索引判断”的策略。

方法：利用DMA传输计数器（CNDTR）GD32的DMA通道有一个寄存器DMA_CHxCNT，表示剩余待传输的数据项数。在循环模式下，我们可以通过计算已传输的数据量来安全地确定哪些数据是“已准备好”的。

#define BUFF_SIZE 300 volatile uint16_t adc_value_buf[BUFF_SIZE]; volatile uint32_t last_transfer_count = BUFF_SIZE; void DMA1_Channel0_IRQHandler(void) { if(dma_interrupt_flag_get(DMA1, DMA_CH0, DMA_INT_FLAG_FTF)) { // 传输完成中断 dma_interrupt_flag_clear(DMA1, DMA_CH0, DMA_INT_FLAG_FTF); process_adc_data(0, BUFF_SIZE/2); // 处理后半部分数据 } if(dma_interrupt_flag_get(DMA1, DMA_CH0, DMA_INT_FLAG_HTF)) { // 半传输完成中断 dma_interrupt_flag_clear(DMA1, DMA_CH0, DMA_INT_FLAG_HTF); process_adc_data(BUFF_SIZE/2, BUFF_SIZE/2); // 处理前半部分数据 } } // 更通用的方法：在主循环中查询 void main_loop(void) { uint32_t current_cnt = dma_transfer_number_get(DMA1, DMA_CH0); // 获取剩余未传输数 uint32_t transferred = BUFF_SIZE - current_cnt; // 已传输的数据项数 if(transferred != last_transfer_count) { // 有新的数据被传输 uint32_t new_samples = (transferred - last_transfer_count + BUFF_SIZE) % BUFF_SIZE; // 根据new_samples和last_transfer_count计算新数据的起始索引 uint32_t start_idx = last_transfer_count; for(uint32_t i=0; i<new_samples; i+=3) { // 每次步进3个数据（3个通道） uint16_t adc0_ch5 = adc_value_buf[(start_idx + i) % BUFF_SIZE]; uint16_t adc0_ch8 = adc_value_buf[(start_idx + i + 1) % BUFF_SIZE]; uint16_t adc1_ch4 = adc_value_buf[(start_idx + i + 2) % BUFF_SIZE]; // ... 处理这组同步数据 ... } last_transfer_count = transferred; } }

5. 常见问题排查与性能优化实录

5.1 同步采样实战中遇到的典型问题

即使配置看起来正确，实际调试中也可能遇到各种奇怪现象。下面是我遇到过的几个典型问题及解决方法。

问题一：ADC根本没有启动转换，DMA里没有数据。

排查步骤：
1. 检查定时器触发信号：使用示波器或逻辑分析仪测量TIMER0对应通道（或TRGO引脚，如果映射到引脚的话）的输出，确认是否有预期频率的脉冲。如果没有，检查定时器时钟、计数模式、比较值等配置。
2. 检查ADC触发源配置：确认adc_external_trigger_source_config函数选择的触发源枚举值是否正确。GD32的库函数枚举名可能和STM32不同，务必查对。例如，ADC0_1_EXTTRIG_REGULAR_T0_CH3。
3. 检查ADC同步模式是否使能：在配置完所有ADC参数后，必须调用adc_mode_config(ADC_DAUL_REGULAL_PARALLEL)（或对应的模式）来启动同步模式。单独使能每个ADC的触发是不够的。
4. 检查ADC校准与使能顺序：必须先adc_enable()，等待一段时间（如1ms），再进行adc_calibration_enable()。校准后不能再次禁用ADC，否则需重新校准。

问题二：数据在DMA缓冲区中的顺序错乱，或者ADC1的数据没有出现。

原因分析：这通常是因为对同步模式下的数据流机制理解有误。
解决方案：
- 确认主从ADC的DMA设置：在规则组并行同步模式下，通常只需要使能主ADC（ADC0）的DMA。从ADC（ADC1）的数据会通过内部路径“合并”到主ADC的数据流中。如果你为两个ADC都使能了DMA，反而会导致冲突和数据错乱。
- 理解数据排列顺序：仔细阅读参考手册中关于“双ADC模式数据存储”的章节。对于并行模式，数据可能是交替存储（ADC0数据1， ADC1数据1， ADC0数据2...）也可能是按组存储。最好的验证方法是：只接一个ADC的输入，看数据出现在缓冲区的哪个位置，从而反推排列规律。

问题三：采样率达不到理论值，或者采样时刻有抖动。

性能瓶颈分析：
1. ADC转换时间：ADC的采样时间（ADC_SAMPLETIME_15等）和转换时间（12位转换需要固定周期）限制了最高采样率。总转换时间 = 采样时间 + 12.5个ADC时钟周期。如果ADC时钟为20MHz，采样时间15周期，则一次转换约需 (15+12.5)/20M = 1.375us，理论最高采样率约727kHz。多通道扫描时，需要乘以通道数。
2. 定时器触发精度：确保定时器时钟稳定，且没有其他高优先级中断长时间阻塞。中心对齐模式下的触发点是否精确？
3. DMA带宽：检查DMA优先级，确保没有其他DMA通道频繁抢占导致数据搬运延迟。

问题四：同步采样时，两个ADC的采样值存在固定的微小偏移。

原因：这是模拟电路的固有特性。即使数字触发信号完全同步，两个ADC采样保持器的孔径延迟也可能有细微差别，走线长度不同也会导致信号到达时间不同。
解决办法：对于要求极高的应用，这种偏移需要在软件中进行补偿（校准）。可以输入一个已知的同步测试信号（如同一正弦波），计算两个ADC采集到的信号相位差，在后续数据处理中减去这个固定的延迟。

5.2 提升同步采样系统性能与稳定性的技巧

1. 优化ADC时钟与采样时间在满足信号带宽的前提下，尽量缩短采样时间。对于阻抗较高的信号源，采样时间太短可能导致电容充电不足，采样值不准。需要通过实验权衡。提高ADC时钟频率可以缩短转换时间，但不要超过芯片手册规定的最大值。

2. 合理规划DMA缓冲区与中断

缓冲区大小：不是越大越好。太大会增加内存占用和数据处理延迟；太小会导致CPU来不及处理就被新数据覆盖。一般取值为处理一次数据所需时间的2-4倍采样数。
使用双缓冲中断：如前所述，使能DMA半传输和全传输中断，实现“乒乓操作”，这是保证数据连续不丢失的经典方法。
降低中断频率：如果单次采样数据量小，但采样率高，不要为每次采样完成都产生中断。让DMA搬运大量数据后，再通过中断或查询方式批量处理。

3. 注意电源与接地噪声同步采样，尤其是高精度采样，对模拟电源的纯净度非常敏感。

电源去耦：在每个ADC的VDDA和VSSA引脚附近放置高质量的10uF钽电容和0.1uF陶瓷电容。
地平面分割：合理的PCB布局，将模拟地和数字地单点连接。
参考电压：使用独立的、低噪声的基准电压源（如REF3030），而不是直接使用MCU的VDD。

4. 软件滤波与数据后处理即使硬件同步了，软件处理也要跟上。

实时性：在DMA中断服务函数中，只做最必要的数据搬运和标志位设置，将复杂的计算（如FFT、滤波）放到主循环或低优先级任务中。
数据结构：定义清晰的结构体来存放一组同步数据，便于处理。

typedef struct { uint16_t phaseU_current; // ADC0 Ch5 uint16_t phaseV_current; // ADC0 Ch8 uint16_t dc_bus_voltage; // ADC1 Ch4 uint32_t timestamp; // 可选，时间戳 } SyncAdcData_t;