006、Samsung ISOCELL Sensor 技术特点：像素隔离与色彩串扰的工程优化

006、Samsung ISOCELL Sensor 技术特点：像素隔离与色彩串扰的工程优化

从一次“紫边门”调试说起

去年Q3，我接手一个旗舰机项目，Sensor是Samsung ISOCELL GN2。模组厂送样后，实验室拍出来的夜景样张，高光边缘泛着一层诡异的紫红色——不是镜头色散那种均匀紫边，而是像墨水洇开一样，从亮部向暗部渗透。团队里有人怀疑是LSC校正参数没调好，有人说是AWB算法对红色通道增益过高。我盯着RAW图看了半小时，发现一个规律：紫色区域集中在像素密度最高的地方，而且随着曝光时间增加，扩散范围明显扩大。

这不是光学问题，是像素间的“串扰”在作祟。ISOCELL技术号称能隔离像素，但隔离不是绝对的。那次调试让我花了整整两周，从驱动层到ISP pipeline，最后定位到是像素隔离墙的偏压设置与读出时序的匹配出了问题。今天这篇笔记，就围绕这个案例，把ISOCELL的像素隔离原理、串扰的工程表现，以及我们实际踩过的坑，掰开揉碎讲清楚。

ISOCELL的像素隔离：不是一堵墙，是一套“排水系统”

很多人以为ISOCELL就是在每个像素周围砌一圈物理隔墙，像小区围墙一样挡住光线乱窜。实际没那么简单。Samsung的ISOCELL技术，核心是“垂直隔离+横向势垒”的组合结构。

垂直隔离层（F-DTI，Front Deep Trench Isolation）是在光电二极管之间刻蚀深沟，填充高折射率材料。这层沟槽的作用不是完全挡住光，而是引导光线——让本该进入相邻像素的斜射光，被折射回原像素的感光区域。你可以想象成在像素之间挖了一条“导光渠”，把迷路的光子赶回家。

横向势垒则是通过掺杂工艺，在像素底部形成电势梯度。这个设计更精妙：它不让电子在硅基底层横向漂移。电子在硅中扩散长度大约几十微米，而现代像素尺寸只有0.8μm到1.4μm，如果没有势垒，一个光子产生的电子能飘到三四个像素外。ISOCELL的横向势垒相当于在像素底部埋了一圈“电子围栏”，把光生载流子限制在各自区域内。

但问题来了：这套“排水系统”不是完美的。F-DTI沟槽的深度、填充材料的折射率、势垒的掺杂浓度，这些参数在晶圆制造时就有工艺偏差。更关键的是，Sensor工作时，像素的偏压（Vpix）和读出时序会改变势垒的深度。我们那次紫边问题，根源就是Vpix设置偏低，导致横向势垒减弱，高亮区域的电子在强光照下“翻墙”到了相邻像素。

色彩串扰的三种面孔：光学、电学、时序

调试过程中，我把串扰分成了三类，每类的表现和根因完全不同。

光学串扰：这是最直观的。斜入射光穿过微透镜和滤色片后，本应进入红色像素的光，因为角度偏差射进了绿色像素。ISOCELL的F-DTI能缓解这个问题，但缓解程度取决于沟槽的深宽比。深宽比越大，隔离效果越好，但制造难度和成本飙升。GN2的F-DTI深宽比大约在3:1到4:1之间，对于f/1.8光圈的主摄，边缘视场的入射角超过25度，这时候光学串扰依然存在。我们在实验室用单色光扫描发现，边缘像素的串扰量比中心高约15%。

电学串扰：这是最隐蔽的。电子在硅中扩散，遇到势垒边界时，如果势垒不够陡峭，电子会“隧穿”过去。更麻烦的是，高光照下像素内积累的电子数量多，空间电荷区会压缩，势垒有效高度降低。这就是我们紫边问题的直接原因——夜景模式长曝光，高光区域电子密度大，势垒被“压扁”，电子横向扩散到相邻的蓝色像素，导致红色通道串入蓝色通道，呈现紫红色。

时序串扰：这个坑很少有人提。CMOS Sensor是逐行读出的，当某一行正在读出时，相邻行还在积分。如果读出时序的复位脉冲（RST）和传输门（TG）控制信号有抖动，或者电源纹波耦合到像素阵列，会在相邻行之间引入电荷共享。我们当时用示波器抓TG波形，发现上升沿有约2ns的过冲，正好落在相邻像素的积分窗口内。这个过冲导致部分电子被提前“推”到浮置扩散区，然后被读出电路误判为相邻像素的信号。

工程优化：从驱动到ISP的联动调优

定位到问题后，我们做了三件事。

第一，调整Vpix偏压。这是最直接的。Vpix控制像素内光电二极管的耗尽区深度。提高Vpix可以加深耗尽区，增强横向势垒。但Vpix不能无限提高——太高会导致暗电流增加，满阱容量下降。我们通过扫描Vpix从2.8V到3.3V，每0.1V拍一组暗场和亮场，计算串扰比（相邻像素信号/本像素信号）。最终锁定在3.1V，串扰比从1.8%降到0.9%，暗电流只增加了3e-/s，可以接受。

第二，优化读出时序的TG驱动能力。那个2ns的过冲，是TG驱动器的输出阻抗与像素阵列的寄生电容不匹配导致的。我们在驱动寄存器里调整了TG的slew rate控制位，从默认的“fast”改为“medium”，过冲消失，时序串扰归零。这里踩过坑：别以为slew rate越快越好，快沿会引入振铃，慢一点反而干净。

第三，ISP层面的串扰补偿。即使硬件优化后，残余串扰依然存在，尤其在极端场景（比如逆光、高动态范围）。我们在ISP的demosaic模块前加了一个串扰校正矩阵（CCM-like），但不是传统的3x3色彩校正，而是基于空间位置的4x4矩阵——考虑相邻像素的贡献。这个矩阵的参数通过标定获得：用单色光照射Sensor，分别记录每个像素通道的响应，然后解线性方程组。代码实现时注意，这个校正要在黑电平校正之后、白平衡之前做，否则会放大噪声。别这样写：把校正矩阵放在demosaic之后，那会引入伪色。

个人经验：别迷信“隔离”，要理解“耦合”

ISOCELL技术确实比传统BSI好，但“隔离”这个词容易让人误解。像素之间永远存在耦合，只是程度不同。作为系统工程师，你要做的是理解耦合的物理机制，然后在驱动、时序、ISP三个层面分别做针对性优化。

一个实用的调试方法：准备一组不同亮度的均匀光场（比如用积分球），拍RAW图，然后计算每个像素与其上下左右四个邻居的相关系数。相关系数超过0.1，说明串扰已经肉眼可见了。这时候别急着调ISP，先检查Vpix和TG时序——硬件层面的问题，软件补偿是下策。

另外，Samsung的ISOCELL Sensor通常有内部测试模式（比如“pixel binning test”），可以单独控制每个像素的复位和读出。利用这个模式，你可以直接测量单个像素的串扰路径。我们当时就是用这个模式，发现红色像素对蓝色像素的串扰比绿色对蓝色高两倍，这才锁定是电子扩散而非光学串扰。

最后说一句：别被厂商的PPT参数迷惑。ISOCELL 2.0、3.0这些代际升级，核心改进就是F-DTI深宽比和势垒掺杂浓度。但实际效果，得看你的模组组装公差、镜头F数、甚至环境温度。我们那次问题，在25℃实验室环境不明显，到了45℃高温箱就原形毕露——温度升高，电子扩散系数增大，势垒效果打折。所以，做串扰优化，一定要覆盖全温度范围。

下次遇到类似问题，先别急着怀疑算法，拿起示波器，看看Sensor的偏压和时序。很多时候，问题出在你以为最可靠的地方。