TEC-2实验台手把手：用6116芯片扩展存储器，从原理图到单步调试全流程
TEC-2实验台实战指南：6116芯片存储器扩展与单步调试全解析
在计算机组成原理的教学实践中，TEC-2实验台作为经典的硬件教学平台，为学习者提供了从理论到实践的桥梁。存储器扩展实验尤其能帮助理解计算机核心部件的工作原理。本文将聚焦6116静态RAM芯片的应用，通过完整的电路连接、地址范围确定到单步调试过程，展现硬件设计的精妙之处。
1. 实验准备与环境搭建
1.1 硬件组件认识
TEC-2实验台的标准配置包括：
- 核心处理器单元：8位微程序控制CPU
- 基础存储器：4K ROM（2片LS2732）和2K RAM（2片LS6116）
- 地址总线：16位（AB15-AB0）
- 数据总线：16位（DB15-DB0）
- 控制信号：/MIO、/WE、/MERQ等关键控制线
需要特别准备的扩展元件：
| 组件名称 | 规格参数 | 数量 | 备注 |
|---|---|---|---|
| 6116 SRAM芯片 | 2K×8位静态存储器 | 2片 | 建议使用LS6116兼容型号 |
| 74LS138译码器 | 3-8线译码器 | 1片 | 用于地址译码 |
| 连接线 | 单芯导线 | 若干 | 建议不同颜色区分信号 |
1.2 工具与软件准备
实验前需确保具备以下工具环境：
物理工具：
- 万用表（检测通断与电平）
- 逻辑笔（快速检测信号状态）
- 防静电手环（保护芯片）
软件环境：
- TEC-2模拟器软件（预习阶段使用）
- 二进制计算器（地址计算辅助）
提示：首次实验前，建议先用模拟软件熟悉操作流程，可减少实际硬件操作中的失误。
2. 电路连接与地址分配
2.1 6116芯片引脚功能解析
6116作为2K×8位的静态RAM，其引脚配置需要精确理解：
+-----v-----+ A7 |1 24| VCC A6 |2 23| A8 A5 |3 22| A9 A4 |4 21| /WE A3 |5 20| /OE A2 |6 19| A10 A1 |7 18| /CE A0 |8 17| I/O7 I/O0|9 16| I/O6 I/O1|10 15| I/O5 I/O2|11 14| I/O4 GND |12 13| I/O3 +-----------+关键信号说明：
- 地址线（A0-A10）：11根，寻址2K空间
- 数据线（I/O0-I/O7）：8位双向数据
- 控制信号：
- /CE：片选（低有效）
- /OE：输出使能（低有效）
- /WE：写使能（低有效）
2.2 地址空间规划与译码电路
TEC-2的地址总线为16位（AB15-AB0），扩展存储器的地址分配需要合理利用高位地址线：
低位地址连接：
- AB0-AB10直接连接6116的A0-A10
- 实现芯片内部2K单元的寻址
高位地址译码：
- AB11-AB13连接74LS138的A、B、C输入端
- AB14接/G2B，AB15接G1
- /MERQ连接/G2A，确保内存访问时译码有效
典型地址范围配置示例：
| 译码器输出 | AB15-AB11 | 地址范围 | 备注 |
|---|---|---|---|
| Y0 | 10000 | 0x8000-0x87FF | 基础RAM区域 |
| Y1 | 10001 | 0x8800-0x8FFF | 扩展RAM推荐区域 |
| Y2 | 10010 | 0x9000-0x97FF | 可用作其他扩展 |
注意：地址计算时务必确认AB15和AB14的连接正确，否则会导致地址空间错位。
3. 硬件调试与信号验证
3.1 静态测试流程
在通电前应完成以下检查：
连通性测试：
- 使用万用表检查所有连接点是否导通
- 确认无短路（特别是电源与地之间）
初始状态检测：
- 所有控制信号应处于无效状态（通常为高电平）
- 地址总线无冲突（多驱动源情况）
上电检测序列：
# 模拟检测步骤（实际使用逻辑笔或示波器） 1. 接通电源（+5V） 2. 测量6116 VCC引脚电压（应在4.75-5.25V范围） 3. 检查所有输入引脚无悬空 4. 确认控制信号默认状态： - /CE = 1 - /OE = 1 - /WE = 13.2 动态信号分析
通过单步执行观察关键信号变化：
读操作信号时序：
- 地址稳定 → /CE有效 → /OE有效 → 数据输出
写操作信号时序：
- 地址稳定 → /CE有效 → 数据建立 → /WE脉冲
典型故障排查表：
| 现象 | 可能原因 | 解决方法 |
|---|---|---|
| 读取数据全为FF/00 | /OE未有效或数据线断开 | 检查/OE连接及上拉电阻 |
| 写入后读取不一致 | /WE脉宽不足或时序问题 | 调整单步时钟速度或检查连线 |
| 部分地址无法访问 | 地址线连接不良 | 逐位检查地址线连通性 |
| 芯片发热异常 | 电源短路或信号冲突 | 立即断电检查电源网络 |
4. 软件交互与功能验证
4.1 手动操作模式实践
通过TEC-2的控制面板进行基础验证：
写入操作流程：
- 设置FS1-FS4=0100（存储器写模式）
- STP开关置连续脉冲方式
- 拨动地址开关设置起始地址（如8000H）
- 按RESET初始化
- 输入数据后按STEP CLK写入
- 观察地址自动递增
读取操作流程：
- 设置FS1-FS4=0110（存储器读模式）
- 从起始地址开始逐步STEP
- 通过LED观察数据总线内容
操作示例记录：
地址 操作 数据 总线状态 8000H 写 8111H AB=8000, IB=8111 8001H 写 2000H AB=8001, IB=2000 8000H 读 8111H AB=8000, IB=8111 8001H 读 2000H AB=8001, IB=20004.2 程序自动化测试
编写简单循环程序验证存储器可靠性：
; 存储器测试程序（假设从8000H开始） ORG 8000H START: LD A, 55H ; 测试模式1 LD (8000H), A LD A, 0AAH ; 测试模式2 LD (8001H), A LD A, (8000H) ; 回读验证 CP 55H JP NZ, ERROR LD A, (8001H) CP 0AAH JP NZ, ERROR JP START ERROR: HALT程序执行要点：
- 通过连续运行观察是否进入ERROR分支
- 使用单步模式检查每个存储周期的信号状态
- 可修改测试模式（如全0、全1、交替模式等）
5. 进阶应用与问题排查
5.1 多芯片扩展方案
当需要超过2K的扩展空间时，可采用多片6116并联：
位扩展：
- 两片6116组成16位存储单元
- 相同地址线并联
- 片选信号共用
字扩展：
- 利用74LS138的多个输出端
- 每个Y信号选择不同的芯片组
- 地址空间连续分布
连接示意图：
AB15-AB11 → 74LS138 → Y0 → 芯片组0 → Y1 → 芯片组1 → Y2 → 芯片组2 ... AB10-AB0 → 所有6116地址引脚5.2 典型问题与解决方案
问题1：地址冲突导致数据错误
现象：写入某一地址的数据出现在其他地址位置
诊断步骤：
- 检查AB11-AB15的译码逻辑
- 确认/MERQ信号在IO操作时保持高电平
- 测量译码器输出端的信号质量
问题2：写入不稳定
现象：偶尔写入失败或数据位翻转
解决方案：
- 缩短/WE信号与数据有效的时间差
- 在数据线增加上拉电阻（典型值4.7KΩ）
- 检查电源去耦电容（建议每芯片加0.1μF）
问题3：高频干扰问题
优化措施：
- 缩短信号线长度（特别是控制信号）
- 关键信号线采用绞线布置
- 在芯片电源引脚就近放置去耦电容
在实际调试中，使用逻辑分析仪捕获完整的读写周期信号能极大提高诊断效率。建议重点关注地址建立时间、数据有效窗口与控制信号的边沿对齐情况。