23、多线程编程硬件知识及内存优化策略

多线程编程硬件知识及内存优化策略

在多线程编程中，硬件相关的知识对于程序的性能有着至关重要的影响。下面我们将详细探讨其中的一些关键概念。

线程基础问题及解决方法

当 CPU 0 向主内存写入一个字时，其他总线窥探器会发现并使它们自己缓存中的相应条目无效。若 CPU 1 也想写入同一个字，或者其存储缓冲区正等待写入该字，这种情况不会发生，因为这意味着两个不同线程在没有互斥锁的情况下同时操作相同数据，这是不规范的。

如果全局变量在寄存器中，导致 CPU 看不到缓存中已失效的字，这种情况也不会发生，因为编译器不允许在函数调用（如pthread_mutex_lock()）时将非本地数据保留在寄存器中。

问题 2 和问题 3 可以通过存储屏障（store barriers）来解决。存储屏障是一条机器指令，用于“刷新存储缓冲区”。CPU 会暂停，直到存储缓冲区中的内容写入主内存。在 SPARC 机器上，这条指令是stbar。当 CPU 更改了希望其他 CPU 看到的数据时，就需要刷新存储缓冲区，也就是在释放保护共享数据的锁时调用stbar，这通常由同步变量函数完成，我们一般无需手动调用。总之，保护共享数据的关键是使用互斥锁。

总线架构

主内存总线的设计对多线程（MT）程序的编写影响不大，但对程序的运行速度有巨大影响。不同程序运行时，等待内存总线的时间占比在 25% 到 90% 之间（也有程序能完全在缓存中运行，总线等待时间为 0%，但这是少数情况）。

SMP 机器中主要有两种总线设计：
-