零基础学pcie--PCIe 是“串行”的，为什么比并行快

 。

目录

第 3 篇：PCIe 是“串行”的，为什么比并行快？

一、先说一个“反直觉”的事实

二、并行总线的“原罪”

1️⃣ 并行总线的理想世界

2️⃣ 现实一：时钟偏移（Clock Skew）

3️⃣ 现实二：数据偏移（Data Skew）

4️⃣ 现实三：串扰（Crosstalk）

5️⃣ 现实四：功耗和成本

三、并行总线的“天花板”

四、PCIe 的“破局之道”：串行 + 差分

1️⃣ 只用一对线（Lane）

2️⃣ 差分信号：天生抗干扰

3️⃣ 时钟嵌在数据里（CDR）

五、那“并行”去哪儿了？

六、为什么 PCIe 反而更快？

七、一个直观类比（很重要）

PCI-X 像什么？

PCIe 像什么？

八、一句话总结（必记）

九、本篇重点回顾

第 3 篇：PCIe 是“串行”的，为什么比并行快？

✅ 难度：入门 → 进阶

✅ 关键词：并行总线瓶颈、时钟偏移、信号完整性、串行化

✅ 适合：硬件工程师、FPGA、驱动、对总线原理感兴趣的开发者