基于FPGA的车牌识别系统：从算法仿真到硬件部署的实践指南
1. 车牌识别系统概述
车牌识别作为智能交通系统的核心技术之一，在停车场管理、高速公路收费、违章抓拍等场景中发挥着重要作用。传统基于PC或DSP的方案存在体积大、功耗高等问题，而FPGA凭借其并行计算能力和低延迟特性，成为实现实时车牌识别的理想选择。
我去年在正点原子达芬奇PRO开发板上完成的车牌识别项目，从图像采集到字符识别全程耗时仅8个时钟周期。这套系统最核心的优势在于：
- 硬件加速：Sobel边缘检测等算法通过流水线实现，比软件方案快20倍
- 低功耗：整个系统功耗不超过5W，适合嵌入式部署
- 可定制性：所有Verilog模块均可根据不同摄像头规格调整
2. 算法仿真与验证
2.1 MATLAB算法原型开发
在硬件实现前，先用MATLAB完成算法验证。我的校园实拍图库包含300+张不同光照条件下的车牌照片，测试覆盖了以下关键环节：
% 示例：车牌区域提取 gray_img = rgb2gray(img); sobel_edge = edge(gray_img, 'sobel'); morph_img = imdilate(sobel_edge, strel('rectangle',[5,3]));实测发现蓝色车牌在HSV空间的饱和度通道最明显，通过阈值分割即可初步定位：
hsv_img = rgb2hsv(img); mask = (hsv_img(:,:,2) > 0.4) & (hsv_img(:,:,1) > 0.5);2.2 Simulink硬件建模
将MATLAB算法转换为可综合模型时，需要注意：
- 避免使用浮点运算，改用Q格式定点数
- 将循环展开为并行结构
- 添加流水线寄存器平衡时序
在Simulink中搭建的Sobel算子模型，通过Delay模块实现3x3窗口生成，用DSP48实现乘累加运算。仿真时发现直接使用[1 2 1]的卷积核会导致溢出，最终改为右移2位的[0.25 0.5 0.25]近似实现。
3. FPGA硬件实现
3.1 系统架构设计
整个系统采用模块化设计，主要包含：
- 图像采集：OV5640摄像头驱动
- 预处理：RGB转灰度、中值滤波
- 车牌定位：基于颜色和边缘特征的双重检测
- 字符分割：垂直投影法
- 字符识别：模板匹配
数据流通过AXI-Stream互联，关键路径插入FIFO缓冲。我在Vivado中测量的最差建立时间余量为0.321ns，时钟频率稳定跑在150MHz。
3.2 关键模块实现
3.2.1 边缘检测优化
原始Sobel算子需要两个3x3卷积，我将其优化为：
// X方向梯度计算 always @(posedge clk) begin gx <= (window[0][2] + 2*window[1][2] + window[2][2]) - (window[0][0] + 2*window[1][0] + window[2][0]); end配合移位寄存器实现的3x3窗口，仅消耗72个LUT资源。
3.2.2 形态学处理
腐蚀和膨胀操作共享同一个滑动窗口：
assign dilate_out = |window; // 或运算实现膨胀 assign erode_out = &window; // 与运算实现腐蚀通过参数化设计支持3x3/5x5结构元素，实测5次膨胀+3次腐蚀的组合对断开字符的连通效果最佳。
4. 硬件部署技巧
4.1 时序约束要点
在.xdc文件中必须包含：
create_clock -period 6.667 [get_ports clk] set_input_delay -clock clk 1.5 [get_ports {camera_data[*]}]特别是摄像头像素时钟与系统时钟的跨时钟域处理，建议使用异步FIFO，深度至少设置为32。
4.2 DDR3缓存配置
正点原子开发板的MIG IP核配置要注意：
- 选择"Fixed Pin Out"模式
- 导入开发板提供的ddr3_xdc.ucf约束文件
- 时序参数选择"Slow"等级
实测发现如果未正确初始化DDR3，图像会出现随机噪点。解决方法是在上电后通过JTAG执行：
reset_mig [get_cells mig_7series_0]5. 调试经验分享
5.1 常见问题排查
- 画面卡死：检查AXI总线上的ready/valid握手信号
- 字符误识别：调整模板匹配的相似度阈值
- 边缘毛刺：在Sobel输出后添加3x3均值滤波
5.2 性能优化记录
通过以下改动将识别率从85%提升到92%：
- 在二值化前增加自适应直方图均衡
- 字符分割时加入间距校验
- 模板库扩充到包含5种常用字体
最耗时的水平投影算法改用双端口BRAM实现后，处理速度提升40%。具体方法是预存每行的像素和，通过地址偏移实现快速累加。
6. 项目进阶方向
下一步计划在Zynq的PS端部署轻量级CNN网络，用于提升复杂场景下的字符识别率。目前已完成基于HLS的8位量化模型转换，在100MHz时钟下识别单个字符仅需2.1ms。FPGA和AI的协同设计将是未来优化的重点。