Boost电源DCR电流检测原理与LM5122ZA多相设计实战

1. 项目概述：为什么DCR检测是高效Boost设计的“隐形翅膀”

在搞大功率升压（Boost）电源的时候，电流检测是个绕不开的坎。传统做法是直接在功率路径里串一个毫欧级的采样电阻，简单直接，但代价是额外的导通损耗和发热。尤其是在输入电流动辄几十安培的应用里，哪怕几毫欧的电阻，损耗也相当可观。所以，很多工程师会把目光投向一种更“聪明”的方案：DCR（直流电阻）检测。

DCR检测的精髓在于“借力打力”。它不额外增加电阻，而是利用电感器本身固有的直流电阻（DCR）作为电流采样元件。通过一个精心设计的外部RC网络，我们可以在电感两端“复刻”出一个与电感电流成正比的电压信号。这听起来有点玄乎，但原理其实很清晰：电感的DCR和电感量L构成了一个固有的LR电路，我们外接的RC网络就是为了在特定频率下（通常是开关频率附近），让RC网络的分压特性与LR电路的分压特性完全一致。这样，RC网络两端的电压，就精确反映了流过DCR（也就是电感）的电流。它的核心价值，就是在几乎不增加任何额外导通损耗的前提下，实现了对电感电流的精准监控，这对于追求极致效率的服务器电源、通信设备、高功率密度模块来说，吸引力巨大。

当然，天下没有免费的午餐。DCR检测的精度直接受限于电感DCR本身的精度和温漂。一个标称1.0mΩ的功率电感，其实际DCR值可能有±10%甚至更高的公差，并且会随着温度显著变化。这就要求我们的设计不能是“一锤子买卖”，必须把参数容差、温度补偿等因素考虑进去。同时，RC网络的匹配精度也至关重要，任何偏差都会直接转化为电流检测误差，影响限流保护和均流效果。

这次，我选择TI的LM5122ZA这款多相平均电流模式控制器作为载体。它原生支持DCR检测，并且内置了多相并联和同步功能，非常适合用来构建一个从原理到实战的完整案例。我们将从最基础的DCR检测网络计算开始，一步步推导出所有关键外围器件的选型，然后深入到多相并联的时钟同步与均流设计，最后搞定整个电压环路的补偿。我会把手册里没写的那些“坑”、参数选择的权衡、以及调试中容易翻车的地方都摊开来讲清楚。目标是让你看完之后，不仅能照猫画虎地把电路搭起来，更能理解每一个参数背后的“为什么”，下次面对类似需求时，能自己做出可靠的设计决策。

2. DCR检测网络：原理、计算与精度陷阱

2.1 核心原理与时间常数匹配

DCR检测的电路模型其实很简单。我们看电感本身，它可以用一个理想电感L串联其寄生直流电阻DCR来表示。当电流I_L流过时，在DCR上会产生一个压降V_DCR = I_L * DCR。问题在于，这个压降信号非常微弱（毫伏级），并且混杂在电感两端的高频开关电压中，很难直接提取。

TI LM5122ZA的解决方案，是在其电流检测正负引脚（CSP和CSN）外部，搭建一个由R_CSN、R_CSP和C_DCR组成的RC网络，并联在电感两端。这个RC网络的设计目标，是让其时间常数τ_RC ( = (R_CSN // R_CSP) * C_DCR ) 严格等于电感的时间常数τ_L ( = L / DCR )。

当τ_RC = τ_L时，根据电路理论中的“阻抗分压”原理，在足够宽的频率范围内（特别是开关频率及其谐波附近），RC网络两端的电压V_CS，将与DCR两端的电压V_DCR成固定比例关系。也就是说，V_CS = K * I_L * DCR。控制器内部的电流检测放大器，正是读取这个V_CS信号来感知电感电流。这样一来，我们无需在功率路径中插入实体电阻，就获得了电流信号。

这里有一个极易被忽略的细节：为什么是R_CSN和R_CSP的并联值？因为从交流小信号模型来看，C_DCR的高频阻抗远小于R_CSN和R_CSP，所以对于交流信号（即我们关心的电流纹波信息），R_CSN和R_CSP是并联关系。而直流偏置路径上，它们则是分压关系，用于设置CSP和CSN引脚的共模电压。理解这一点，对后续计算和误差分析至关重要。

2.2 参数计算与选型实战

我们以一个具体的设计需求为例，来走一遍计算流程。假设我们要设计一个输入电压V_IN=12V（典型值），输出电压V_OUT=24V，最大输出电流I_OUT=4.5A的单相Boost电路，开关频率f_SW设定为250kHz。我们选用一个标称电感量L=10μH，标称DCR=1.0mΩ的功率电感。

第一步：确定RC网络时间常数电感的时间常数 τ_L = L / DCR = 10μH / 1.0mΩ = 10μs。 因此，我们需要让RC网络的时间常数也等于10μs，即 (R_CSN // R_CSP) * C_DCR = 10μs。

第二步：选择C_DCRC_DCR的典型取值范围在0.1μF到2.2μF之间。选择太小的电容，会使得RC网络的阻抗较高，更容易受到开关噪声的干扰；选择太大的电容，则物理尺寸大，且可能引入额外的相移。一个折中的常用值是0.47μF或1μF。这里我们初选C_DCR = 1μF。

第三步：计算并联电阻值根据τ_RC = R_PARALLEL * C_DCR = 10μs，可得： R_PARALLEL = τ_RC / C_DCR = 10μs / 1μF = 10Ω。 所以，R_CSN // R_CSP = 10Ω。

第四步：确定R_CSN和R_CSP的阻值这两个电阻除了提供交流阻抗匹配，还承担着设置直流偏置点的任务。CSP引脚内部通常有一个偏置电流（对于LM5122ZA，典型值在微安级别）。为了减小这个偏置电流在R_CSP上产生的直流压降误差，我们希望R_CSP的阻值尽可能小。但R_CSP的减小，会直接拉低并联电阻值R_PARALLEL。 一种常见的做法是让R_CSP远小于R_CSN。例如，设R_CSP = 1.25kΩ（一个常用值），那么根据并联公式： 1 / R_PARALLEL = 1 / R_CSN + 1 / R_CSP 1 / 10 = 1 / R_CSN + 1 / 1250 0.1 = 1 / R_CSN + 0.0008 1 / R_CSN = 0.0992 R_CSN ≈ 10.08Ω 我们可以选择一个接近的标准值，如10.0Ω。

注意：手册中给出的公式R_CSN = L / (DCR * C_DCR) - R_CSP是在R_CSP远大于目标并联电阻时的近似。在我们的设定下（R_CSP=1.25kΩ， R_PARALLEL=10Ω），这个近似是成立的。但如果R_CSP取值较小（例如100Ω），就必须使用精确的并联公式计算，否则会引入显著误差。

第五步：验证与调整最终我们得到：C_DCR=1μF， R_CSP=1.25kΩ， R_CSN=10.0Ω。 计算实际并联电阻：R_CSN // R_CSP = 10.0 // 1250 ≈ 9.92Ω。 实际时间常数 τ_RC = 9.92Ω * 1μF = 9.92μs，与目标的10μs存在约0.8%的偏差。这个偏差在大多数应用中是可接受的。如果需要更精确的匹配，可以微调R_CSN的阻值，或者选择更精确的C_DCR容值。

2.3 精度影响因素与补偿技巧

DCR检测的精度天花板，主要由电感DCR的初始公差和温度系数决定。一个标称1.0mΩ的电感，实际值可能在0.9mΩ到1.1mΩ之间（±10%）。更麻烦的是温度系数，铜线的电阻温度系数约为+0.393%/°C。当电感温升达到50°C时，DCR可能增加近20%。这意味着在冷机和热机状态下，你的电流检测增益会漂移20%。

应对策略主要有以下几点：

1. 电感选型是根本：在预算允许的情况下，优先选择DCR公差小（如±5%或±3%）、并且提供了DCR-温度曲线或温度系数的电感。不要只看感量和饱和电流。

2. 理解系统需求：问自己，电流检测的绝对精度是否至关重要？对于过流保护（OCP）功能，我们通常关心的是阈值点。可以通过在控制器中设置一个稍保守的（更低的）过流阈值，来覆盖DCR正向漂移带来的风险。对于平均电流模式控制或均流，我们更关心的是相��一致性和稳定性。在这种情况下，确保同一批次、同一型号的电感DCR特性一致，可能比追求单个电感的绝对精度更重要。

3. 利用控制器内部增益调节：像LM5122ZA这类高级控制器，其电流检测放大器增益可能有一定的可调范围（通过外部电阻）。虽然主要目的是匹配不同量程，但在一定程度上可以用于校准因DCR标称值偏差带来的系统增益误差。但这无法补偿温漂。

4. 局部温度补偿（进阶）：在一些对精度要求极高的场合，可以考虑使用具有正温度系数的热敏电阻（PTC）或晶体管电路，与R_CSN/R_CSP网络结合，构建一个简单的温度补偿网络，抵消DCR随温度的变化。但这会显著增加设计的复杂性和元件数量，需谨慎评估性价比。

一个重要的实操心得：在PCB布局时，C_DCR电容必须尽可能靠近控制器的CSP和CSN引脚放置，并且R_CSN和R_CSP的走线要短而对称，最好采用差分走线的方式，并用地线包围进行屏蔽。任何引入到该高阻抗节点的寄生电容或噪声，都会直接污染电流检测信号，导致控制环路不稳定或保护功能误动作。我习惯在C_DCR上再并联一个10pF~100pF的小电容（如手册中提到的CCS=100pF），形成一个低通滤波器，进一步衰减来自开关节点（SW）的高频噪声。

3. 基于LM5122ZA的多相Boost系统设计

3.1 控制器简介与多相架构优势

LM5122ZA是一款峰值电流模式/平均电流模式可配置的多相同步Boost控制器。它的“多相”能力是其核心亮点。所谓多相，就是将一个大功率的Boost变换器，分解为多个（例如2、3、4个）相位交错并联工作的小功率单元。

这样做带来的核心好处有三个：

1. 降低输入/输出电流纹波：各相位的开关纹波电流在输入和输出电容处相互叠加时，由于相位交错，会部分抵消。理论上，N相并联可以将输入电流纹波频率提升N倍，幅值显著降低。这极大减轻了对输入电容的纹波电流应力和输出电容的电压纹波要求，允许使用更小、更便宜的电容。
2. 提升瞬态响应：多相系统等效的开关频率是单相的N倍，这使得控制环路可以拥有更高的带宽，从而在负载突变时能更快地调整占空比，减小输出电压的过冲和下冲。
3. 改善热分布：功率被分散到多个相位上，每个相位上的MOSFET和电感的发热更均匀，避免了单点过热，有利于系统散热设计和可靠性提升。

LM5122ZA通过SYNCIN和SYNCOUT引脚实现主从同步。一个芯片配置为主模式（Master），产生基准时钟；其他芯片配置为从模式（Slave），其SYNCIN引脚接收主芯片SYNCOUT发出的时钟信号，从而实现各相位间精确的360°/N相位差。例如，在四相系统中，相位差为90°。

3.2 关键外围电路设计与计算（以单相为例）

我们延续之前的单相设计目标（12V转24V/4.5A， f_SW=250kHz），来逐一确定LM5122ZA的其他关键外围元件。这些计算是多相设计中每一相的基础。

3.2.1 开关频率设置电阻RTLM5122ZA的开关频率由连接在RT引脚和地之间的电阻设定。其计算公式为：f_SW (kHz) ≈ 9e10 / R_T (Ω)。对于250kHz： R_T = 9e10 / 250e3 = 360kΩ。选择接近的标准值360kΩ或365kΩ均可。

3.2.2 输入电感LIN计算Boost电感的选取需要平衡纹波电流、尺寸和损耗。通常将电感纹波电流ΔI_L设置为最大输入直流电流的20%-40%。在最小输入电压V_IN(MIN)=9V时，输入电流最大。 最大输入电流 I_IN(MAX) = (V_OUT * I_OUT) / (V_IN(MIN) * η)，假设效率η=95%，则 I_IN(MAX) ≈ (24V * 4.5A) / (9V * 0.95) ≈ 12.6A。 取纹波电流比RR=0.25，则ΔI_L = RR * I_IN(MAX) ≈ 3.15A。 电感量计算公式为：L = [V_IN(MIN) * (V_OUT - V_IN(MIN))] / (ΔI_L * f_SW * V_OUT) 代入数值：L = [9V * (24V-9V)] / (3.15A * 250kHz * 24V) ≈ 7.14μH。 考虑到裕量和标准值，我们选择10μH的电感。需要校核其峰值电流：I_PEAK = I_IN(MAX) + ΔI_L/2 ≈ 12.6A + 1.575A = 14.175A。所选电感的饱和电流必须大于此值。

3.2.3 斜坡补偿电阻RSLOPE在峰值电流模式控制中，当占空比超过50%时，可能存在次谐波振荡风险，需要加入斜坡补偿。LM5122ZA通过SLOPE引脚电阻来设置补偿斜率。手册推荐在最小输入电压时，设置补偿斜率K=1。计算公式为： R_SLOPE = (6e-9 * L * f_SW) / (K * (V_OUT - V_IN(MIN)) * R_S) 其中R_S是电流检测等效电阻。对于DCR检测，R_S = DCR / 10（因为电流检测放大器增益通常为10V/V）。假设DCR=1mΩ，则R_S = 0.1mΩ。 代入计算：R_SLOPE = (6e-9 * 10e-6 * 250e3) / (1 * (24-9) * 0.1e-3) 。注意单位，L是10μH=10e-6H。计算后约为100kΩ。选择100kΩ标准电阻。

3.2.4 输出电容COUT选型输出电容主要承担滤除开关纹波和提供负载瞬态电流的任务。在Boost拓扑中，输出电容的纹波电流应力很大，计算公式为： I_COUT(RMS) ≈ I_OUT * sqrt(V_IN / V_OUT) 。在V_IN=9V时最恶劣，I_COUT(RMS) ≈ 4.5A * sqrt(9/24) ≈ 2.76A。 我们需要选择RMS纹波电流能力大于此值的电容。通常采用多个铝电解电容或聚合物电容并联来满足要求。同时，为了降低高频阻抗和ESR，必须在功率回路最近处并联多个陶瓷电容（如10μF X7R或X5R材质）。 输出电压纹波主要由电容的ESR决定：ΔV_OUT ≈ ΔI_L * ESR_COUT。假设我们使用3颗330μF铝电解电容并联，每颗ESR为60mΩ，则并联后ESR约为20mΩ。纹波电流ΔI_L取3.15A，则纹波电压约63mV。并联的陶瓷电容可以进一步降低高频尖刺。

3.2.5 功率MOSFET选型与损耗估算对于同步Boost，需要选择高边（HS）和低边（LS）两个MOSFET。

• 低边MOSFET (QL)：承受的电压应力为V_OUT。其导通损耗 P_COND_LS ≈ (I_IN_RMS)^2 * Rds(on)_LS。其中I_IN_RMS ≈ I_IN(MAX) ≈ 12.6A。开关损耗 P_SW_LS ≈ 0.5 * V_OUT * I_IN(MAX) * (t_rise + t_fall) * f_SW。需要选择Vds额定值高于V_OUT（留有裕量，如40V），且Rds(on)和Qg（栅极电荷）都较低的MOSFET以平衡导通损耗和开关损耗。
• 高边MOSFET (QH)：承受的电压应力同样为V_OUT。其导通损耗 P_COND_HS ≈ (I_OUT)^2 * Rds(on)_HS。因为当高边管导通时，电流是输出电流I_OUT。其体二极管的反向恢复损耗是重要部分，应选择体二极管反向恢复电荷Qrr小的MOSFET，或如手册建议，在高边MOSFET两端并联一个肖特基二极管，以绕过慢速的体二极管，显著提升效率。

3.3 多相并联的同步与均流实现

当我们将多个上述单相电路并联时，LM5122ZA的多相控制逻辑就派上用场了。

3.3.1 时钟同步与菊花链连接如图34所示，多相系统采用菊花链（Daisy Chain）方式连接。将第一个控制器（Master）的SYNCOUT引脚连接到第二个控制器（Slave1）的SYNCIN引脚，再将Slave1的SYNCOUT连接到Slave2的SYNCIN，以此类推。Master芯片的SYNCIN/RT引脚通过电阻RT接地以设置主时钟频率。所有Slave芯片的SYNCIN/RT引脚则通过一个电阻（通常与RT同值）上拉到VCC（当OPT引脚接VCC时）或下拉到地（当OPT引脚接地时），以配置为从模式并设置相同的开关频率。

关键点：Master的SYNCOUT输出的是一个与自身开关频率同频、但相位经过调整的时钟信号，用于驱动下一��Slave。这样，Slave的开关周期会自动与Master同步，并延迟一定相位（由内部逻辑决定，例如两相为180°，四相为90°）。必须确保向所有控制器的SYNCIN引脚提供稳定、干净的5V峰峰值（5VPP）时钟信号，否则可能导致同步失败或相位紊��。

3.3.2 均流机制LM5122ZA通过检测并平均各相的电流信号来实现均流。每个控制器都会通过CSN/CSP引脚检测本相电流，并将这个电流信息通过内部的平均电流总线进行共享和平均。每个控制器的误差放大器会努力调整本相的电流，使其向平均电流值看齐。

要实现良好的均流，以下几点至关重要：

1. DCR匹配：各相电感的DCR值应尽可能一致。即使使用同一批次，也应筛选DCR接近的电感。DCR的差异会直接导致电流检测增益的差异，破坏均流。
2. PCB布局对称：各相功率回路（输入电容->电感->低边MOSFET->地）的布局应尽可能对称，长度和寄生电感相近。电流检测RC网络（R_CSN， R_CSP， C_DCR）的布局和走线也要对称，确保检测到的信号真实、一致。
3. 反馈网络共用：所有控制器的COMP（补偿节点）和FB（反馈节点）通常需要连接在一起，或者通过一个主控制器来统一管理电压环。LM5122ZA的多相应用通常指定一个主控制器来负责电压反馈和环路补偿，其他从控制器主要响应电流环指令。

4. 电压控制环路补偿设计

一个稳定的电源系统离不开精心设计的反馈环路。对于峰值/平均电流模式的Boost变换器，其传递函数包含一个由输出电容和负载电阻形成的低频极点（负载极点），一个由输出电容ESR形成的中频零点（ESR零点），以及一个右半平面零点（RHPZ）。RHPZ是Boost和Buck-Boost等非最小相位系统特有的，它带来相位滞后而非超前，限制了环路的可达到带宽。

4.1 功率级传递函数特性分析

首先需要确定几个关键频率点：

1. 负载极点 f_p_load： f_p_load = 1 / (2π * R_load * C_OUT)。其中R_load = V_OUT / I_OUT。在满载4.5A时，R_load = 24V / 4.5A ≈ 5.33Ω。假设总输出电容C_OUT=1000μF，则f_p_load ≈ 30Hz。这个极点会随负载变化。
2. ESR零点 f_z_esr： f_z_esr = 1 / (2π * ESR_COUT * C_OUT)。假设ESR_COUT=20mΩ，则f_z_esr ≈ 8kHz。这个零点有助于提升相位。
3. 右半平面零点 f_rhpz： f_rhpz = (V_IN)^2 * (1-D)^2 / (2π * L * I_OUT * V_OUT)， 其中D=1 - V_IN/V_OUT。在最小输入电压V_IN=9V时最恶劣，此时D=0.625，计算得f_rhpz ≈ 5.3kHz。这是一个非常关键的频率点，环路带宽必须远低于它，通常选择f_rhpz的1/4到1/5作为目标穿越频率。

4.2 补偿器设计步骤（Type II补偿）

LM5122ZA的误差放大器配合R_COMP， C_COMP， C_HF构成一个Type II补偿器（一个极点位于原点，一个零点，一个高频极点）。设计目标是让环路在目标穿越频率f_c处有足够的相位裕度（通常>45°）和增益裕度。

设计步骤：

1. 确定穿越频率f_c：取f_rhpz（5.3kHz）的1/4，即约1.3kHz，或开关频率（250kHz）的1/10，即25kHz。两者取较低者，因此选择f_c = 1.3kHz。保守一点可以选择1kHz。
2. 计算中频带增益所需R_COMP： 功率级在f_c处的增益G_power(f_c)可以通过计算或仿真得到。误差放大器需要提供足够的增益来抵消它，使总开环增益在f_c处为0dB。 一个常用的估算公式是：R_COMP ≈ (V_OUT / V_IN) * (1 / (2π * f_c * C_OUT * G_EA))，其中G_EA是误差放大器跨导。对于LM5122ZA，其误差放大器跨导g_m_ea通常为几百微西门子（例如250μS）。 更工程化的方法是利用TI提供的计算工具或参考设计中的值。在一个典型24V输出设计中，R_COMP常在几十kΩ量级，例如68.1kΩ。
3. 放置补偿零点f_z_comp：将其设置在负载极点f_p_load处，以抵消其带来的-90°相移。通常设f_z_comp = f_p_load / 2 到 f_p_load。假设f_p_load=30Hz，设f_z_comp=60Hz。 则 C_COMP = 1 / (2π * f_z_comp * R_COMP) = 1 / (2π * 60Hz * 68.1kΩ) ≈ 39nF。选择标准值39nF或47nF。
4. 放置补偿极点f_p_comp：将其设置在ESR零点f_z_esr处或开关频率的一半，以衰减高频噪声。设f_p_comp = f_z_esr = 8kHz。 则 C_HF = 1 / (2π * f_p_comp * R_COMP) = 1 / (2π * 8kHz * 68.1kΩ) ≈ 292pF。选择标准值330pF。

4.3 仿真与实测验证

理论计算只是起点。在实际设计中，强烈建议使用仿真软件（如TI的PSPICE for TI，或SIMPLIS）对环路进行仿真。将计算出的补偿元件值代入模型，观察伯德图，检查在最小和最大输入电压、最小和最大负载条件下，环路的穿越频率和相位裕度是否满足要求（相位裕度通常>45°，增益裕度>10dB）。

在PCB制作完成后，环路测试是验证设计的关键一步。可以使用网络分析仪或一些电源测试仪器的环路分析功能，向反馈环路中注入一个小信号扰动，并测量开环增益和相位。将实测结果与仿真对比，如果相位裕度不足，可以尝试增大C_COMP（降低零点频率，增加低频相位提升）；如果高频段增益下降太慢，可以减小C_HF（提高极点频率）。调整的原则是微调，每次只改变一个元件值，并观察其影响。

5. PCB布局、调试要点与故障排查

5.1 关键功率回路与信号走线布局

糟糕的布局足以毁掉一个理论上完美的设计。对于基于LM5122ZA的Boost电路，布局优先级如下：

1. 第一优先级：最小化高频功率回路面积。

   • 主开关回路：对于每一相，这个回路是：输入电容CIN(+) -> 低边MOSFET (QL) 的漏极 -> QL源极（地）-> CIN(-)。这个回路承载着高频、高di/dt的开关电流，必须尽可能短而宽。输入陶瓷电容必须紧靠QL的漏极和源极引脚放置。
   • 同步开关回路：高边MOSFET (QH) 导通时的回路：电感 -> QH源极 -> QH漏极 -> 输出电容COUT -> 负载 -> 地 -> 电感另一端。这个回路同样重要。

2. 第二优先级：控制器相关敏感信号。

   • 电流检测路径 (CSP/CSN)：这是整个系统最敏感的模拟小信号路径。必须采用开尔文连接方式，直接从电感的两端（或DCR检测网络的RC节点）单独引线回到控制器的CSP/CSN引脚。这两根走线应等长、平行、紧密耦合，并用地线包围进行屏蔽，远离任何开关节点（如SW、HO、LO）和功率地。
   • 反馈路径 (FB)：从输出电压分压点（通常在高频陶瓷电容之后）到控制器的FB引脚的走线也要远离噪声源。分压电阻应靠近控制器放置。
   • 补偿网络 (COMP)：R_COMP， C_COMP， C_HF必须紧靠控制器的COMP和AGND引脚放置，走线短。
   • VCC、VIN、BST去耦电容：这些电容（CVCC， CVIN， CBST）必须尽可能贴近芯片的相应引脚，为驱动器提供低阻抗的瞬态电流路径。它们的接地端应直接连接到芯片下方的纯净模拟地（AGND）敷铜区。

3. 接地策略：采用单点接地（星型接地）。将功率地（PGND，连接MOSFET源极、输入输出电容地）和信号地（AGND，连接控制器AGND引脚、反馈网络、补偿网络）在一点连接，通常是在输入电容的接地端附近。控制器芯片底部的散热焊盘（Thermal Pad）必须良好接地（连接到AGND），并通过多个过孔连接到PCB内层或背面的地平面，以辅助散热。

5.2 上电调试步骤与安全注意事项

1. 静态检查：焊接完成后，先不要安装MOSFET和电感。用万用表二极管档检查输入、输出端有无短路。检查VCC、VIN、BST等引脚对地电阻是否异常。
2. 低压无负载上电：使用可调限流电源，将电压设置在远低于UVLO阈值（如5V），电流限制在100mA以内。上电后，测量控制器VCC引脚电压是否正常（通常约7.5V）。检查SYNCOUT（主芯片）是否有时钟输出。测量FB引脚电压是否约为1.2V（内部基准）。
3. 安装功率器件，带轻载测试：断开电源，安装MOSFET和电感。在输���端接一个较大的电阻作为轻载（如1kΩ）。再次用低压（如8V，略高于UVLO）上电。用示波器观察SW节点波形，应为规则的方波。测量输出电压是否达到预设值（24V）。检查电感电流波形是否正常，有无异常振荡。
4. 逐步加载测试：缓慢增加负载，观察输出电压的稳定性和纹波。用红外测温枪监测MOSFET和电感的温升是否在合理范围内。
5. 环路稳定性测试：在系统带载稳定工作后，使用环路分析仪或通过注入扰动的方式，验证环路的相位裕度。也可以进行负载阶跃测试（如从25%负载跳变到75%负载），观察输出电压的瞬态响应（过冲/下冲和恢复时间），这是评估环路性能最直观的方法。

5.3 常见问题与排查指南

最后分享一个我踩过的坑：在一次四相Boost设计中，发现其中一相在重载时电流明显偏小。排查了半天，发现该相电流检测电阻R_CSN的接地端，是通过一段较长的走线才回到主功率地。这段走线上的寄生电阻虽然只有几毫欧，但却与DCR串联，等效于增大了该相的“检测DCR”，导致控制器认为该相电流已经达到，提前限制了占空比。解决方法是将所有相的电流检测网络的地线，直接单独连接到芯片AGND引脚附近的纯净地参考点。这个细节让我深刻体会到，在毫欧级别的检测世界里，任何微小的寄生参数都可能成为“主角”。