PHY上电半高电平问题

硬件电路：

问题描述：
单板测试PHY的数据信号： PHY_RXD0信号上电时为3.3V表现正常，但PHY_RXD1信号上电时存在0.5V异常电压。

分析过程：
RXD0和RXD1均复用为配置管脚，PHY芯片复位后要参考配置管脚设置工作状态，RXD0/1复用说明如下图：

首先我们来看为啥RXD0是高电平：

因为RXD0上拉4.7Kohm到3.3V，这个符合电路设计原理。

但RXD1是下拉4.7Kohm到GND，为啥测出来是500mv呢？
考虑到RXD0和RXD1连接到FPGA，但FPGA的+3.3V与PHY共用电源域，所以排除馈电的影响。通过波形测试可以看到，RXD1只是在开电的时候是500mV，待FPGA配置完成后便降低到0V。

显而易见，FPGA配置完成后，RXD1便正常为0V。考虑到FPGA在配置过程中，管脚状态为内部上拉，内部上拉阻值大概为15K~20Kohm，而RXD1在PHY侧是下拉到了4.7K，分压大概是500mV。所以RXD1上电为500mV是由于FPGA在配置过程中造成的，FPGA配置完成后一直正常，其对电路的功能没有任何影响。
为了验证结论，把RXD1的下拉电阻值改为1Kohm，测试波形如下：

解决方法：
把下拉电阻值调整为1Kohm。