当前位置：首页 > news >正文

基于FPGA与Verilog的智能电子秤系统：从传感器数据到计价显示的完整实现

news 2026/8/16 6:04:17

1. 智能电子秤系统概述

在超市、菜市场甚至家庭厨房里，电子秤已经成为我们日常生活中不可或缺的工具。但你是否想过，这些看似简单的称重设备背后，其实隐藏着精妙的电子设计？今天我要分享的，就是如何用FPGA和Verilog语言，从零开始打造一个具备称重、计价、显示等完整功能的智能电子秤系统。

这个项目特别适合有一定嵌入式开发基础，想要进阶学习FPGA实际应用的朋友。相比传统单片机方案，基于FPGA的设计能够充分发挥硬件并行处理的优势，实现更快速、更稳定的称重响应。整个系统的工作流程可以概括为：传感器采集重量信号→ADC转换→FPGA处理→结果显示。听起来简单，但每个环节都有不少技术细节需要注意。

我去年为一个社区菜市场改造项目开发过类似的系统，实测下来发现FPGA方案在抗干扰和响应速度上确实优势明显。传统单片机在处理称重信号时容易受到环境干扰，而FPGA的硬件并行特性能够实现真正的实时处理。下面我就把这个项目的完整实现过程拆解给大家，包括我在实际开发中踩过的坑和优化经验。

2. 硬件架构设计

2.1 核心组件选型

选择合适的硬件组件是整个项目成功的基础。经过多次对比测试，我最终确定的硬件方案如下：

FPGA开发板：野火征途Pro系列（EP4CE10F17C8N芯片）
称重传感器：CSY2000系列（量程0-200g）
ADC模块：PCF8591T（8位精度，I2C接口）
显示模块：4位数码管（通过74HC595驱动）

这里特别说明下传感器选型。CSY2000的输出灵敏度为2mV/V，也就是说在5V供电时，满量程输出为10mV。这个信号太微弱，直接给ADC采样会引入较大误差。我的解决方案是在传感器输出端加一级运算放大器（我用的是LM358），将信号放大到0-5V范围。实测发现，放大倍数设置在500倍左右时，ADC的采样精度最为理想。

2.2 系统接口定义

整个系统的信号接口需要精心设计。根据功能需求，我定义了以下关键接口：

module weighing( input wire sys_clk, // 50MHz系统时钟 input wire sys_rst_n, // 低电平复位 input wire cf, // 计价按键 input wire ok, // 确认按键 input wire qp, // 去皮按键 output wire stcp, // 数码管锁存时钟 output wire shcp, // 数码管移位时钟 output wire ds, // 数码管数据 output wire oe, // 数码管使能 output wire buff, // 蜂鸣器报警 output wire i2c_scl, // I2C时钟 inout wire i2c_sda // I2C数据 );

这些接口中，最需要关注的是I2C总线。因为PCF8591T采用I2C协议通信，而FPGA需要模拟I2C主设备。在实际布线时，切记要给I2C信号线加上拉电阻（通常4.7kΩ），否则通信会不稳定。我就曾因为忘记加上拉电阻，调试了大半天才发现问题。

3. 关键模块实现

3.1 传感器数据采集

数据采集是整个系统的基础，主要由I2C控制器和ADC驱动两个模块完成。这里我直接使用了野火官方提供的I2C控制器代码，但做了些适应性修改：

i2c_ctrl #( .DEVICE_ADDR(7'h48), // PCF8591T的器件地址 .SYS_CLK_FREQ(26'd50_000_000), // 50MHz系统时钟 .SCL_FREQ(18'd250_000) // I2C时钟250kHz ) i2c_ctrl_inst ( .sys_clk(sys_clk), .sys_rst_n(sys_rst_n), .rd_en(rd_en), .i2c_start(i2c_start), .byte_addr(byte_addr), .rd_data(rd_data), .i2c_end(i2c_end), .i2c_clk(i2c_clk), .i2c_scl(i2c_scl), .i2c_sda(i2c_sda) );

ADC驱动模块需要特别注意采样间隔的设置。太频繁会导致I2C总线拥堵，太稀疏则会影响称重响应速度。经过测试，我将采样间隔设为7ms（对应代码中的CNT_WAIT_MAX=18'd6_9999）时效果最佳：

always@(posedge sys_clk or negedge sys_rst_n) if(sys_rst_n == 1'b0) cnt_wait <= 18'd0; else if(state == IDLE) if(cnt_wait == CNT_WAIT_MAX) cnt_wait <= 18'd0; else cnt_wait <= cnt_wait + 18'd1; else cnt_wait <= 18'd0;

3.2 重量计算与处理

ADC采集到的是电压值，需要转换为实际重量。CSY2000传感器的电压-重量关系在我的硬件环境下是线性比例6:5（电压:重量），这个比例需要根据具体硬件调整：

module v_weigh( input [19:0]v_data, // 输入电压数据 input sys_clk, input sys_rst_n, output reg [8:0]g_data // 输出质量信号 ); always@(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) g_data<=9'd0; else g_data<=(v_data*5)/6; // 电压-重量转换 endmodule

去皮功能是电子秤的基本需求，实现原理是记录当前重量作为基准值：

module weighing_pre( input [8:0]weigh, input sys_clk, input sys_rst_n, input qp, output wire [8:0]now_weigh ); reg [8:0]qz; always@(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) qz<=9'd0; else if(qp) qz<=weigh; assign now_weigh=weigh-qz; endmodule

在实际使用中，我发现去皮功能对按键消抖要求很高。如果消抖处理不好，可能会导致去皮值不准确。为此我专门增加了按键滤波模块，确保每次按键触发都稳定可靠。

4. 计价与显示系统

4.1 灵活计价设计

考虑到不同商品的单价差异，我设计了一个可配置的计价系统。通过cf按键循环设置单价（每按一次单价加1元/克），ok键确认后计算总价：

module mcx( input cf, input sys_clk, input sys_rst_n, output reg[6:0]mx // 单价 ); always@(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) mx<=7'd0; else if(cf) mx<=mx+1'd1; endmodule module money( input sys_clk, input sys_rst_n, input ok, input [8:0]now_weigh, input [6:0]mx, output reg[9:0]moy ); always@(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) moy<=10'd0; else if(ok) moy<=now_weigh*mx; endmodule

在菜市场实际测试时，摊主反馈说每次都要按很多次才能设置高单价很麻烦。于是我后来增加了一个长按加速功能——按住cf键超过2秒后，单价会快速递增。这个改进虽然简单，但大大提升了用户体验。

4.2 多信息显示管理

有限的数码管需要显示重量、单价、总价等多种信息，我通过状态机实现了显示内容的智能切换：

module chose ( input sys_clk, input sys_rst_n, input sign_mo, input sign_mx, input [9:0]mo, input [6:0]mx, input [8:0]now_weigh, output reg[19:0]data ); always@(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) data<=20'd0; else if(sign_mo) data<={10'd0,mo}; else if(sign_mx) data<={13'd0,mx}; else data<={11'd0,now_weigh}; endmodule

显示优先级设计为：价格 > 单价 > 重量。也就是说，只要有价格信息就显示价格，否则显示单价，最后才显示重量。这种设计在实际使用中非常符合用户的操作逻辑。

5. 系统集成与优化

5.1 报警功能实现

超重报警不仅是功能需求，更是安全要求。当重量超过200g时触发蜂鸣器：

module buffer ( input sys_clk, input sys_rst_n, input [8:0]weigh, output reg buff ); always@(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) buff<=1'b0; else if(weigh>200) buff<=1'b1; else buff<=1'b0; endmodule

在实际部署时，我发现简单的阈值报警有时会产生误报（比如快速放上物品时的瞬时超重）。于是我在代码中增加了持续判断逻辑——只有超重状态维持超过500ms才触发报警，这样就避免了误报问题。

5.2 顶层模块集成

所有子模块最终在顶层模块中进行实例化和互联：

module weighing( input wire sys_clk, input wire sys_rst_n, input wire cf, input wire ok, input wire qp, output wire stcp, output wire shcp, output wire ds, output wire oe, output wire buff, output wire i2c_scl, inout wire i2c_sda ); // 内部信号定义 wire [8:0]now_weigh; wire [6:0]mx; wire [9:0]moy; wire sign_mo; wire sign_mx; wire [19:0]data; wire cf1; wire ok1; wire qp1; wire [8:0]gdata; wire i2c_clk; wire i2c_start; wire [15:0] byte_addr; wire i2c_end; wire [7:0] rd_data; wire [19:0] data1; wire rd_en; // 各模块实例化 v_weigh v_weigh_inst(...); weighing_pre weighing_pre_inst(...); money money_inst(...); mcx mcx_inst(...); chose chose_inst(...); sign_give sign_give_inst(...); buffer buffer_inst(...); // 其他模块实例化... endmodule

在集成测试阶段，我建议先用SignalTap等工具抓取各关键节点的信号波形，确保每个模块都正常工作后再进行整体测试。特别是I2C信号和数码管控制信号，通过波形分析可以快速定位问题。