当前位置：首页 > news >正文

SVG APF系统完整硬件设计资料与软件源码详解：从150W电源到FPGA控制核心

news 2026/8/19 13:05:41

SVG APF全套系统设计资料：电子硬件： 1. 150w ACDC电源（原理图 PCB BOM 制版文件） 2. FPGA核心控制板（原理图 PCB BOM 制版文件） 3. IGBT驱动板（原理图 PCB BOM 制版文件） ADC高速高精度信号采样板（原理图 PCB BOM 制版文件） 5. 母线电容板（原理图 PCB BOM 制版文件） 6. 信号转换板（原理图 PCB BOM 制板文件） 7. LCD板卡（原理图 PCB BOM 制板文件） 8. 继电器电流采样板（原理图 PCB BOM 制板文件）软件部分： FPGA源码嵌入式源码

工厂车间里换了大功率变频器？隔壁线电机一开，你这条的PLC就偶尔抽风？工位的节能灯三天两头跳闪甚至暗半拍？大概率是谐波电流在作妖——这种时候一套稳准狠的SVG+APF（静止无功发生器+有源电力滤波器）混合补偿系统，绝对比堆电容电抗器箱省事儿多，关键是补偿精度还能甩一条街。

刚好攒到一份从零开始、能直接拿到手打样调通的硬软全齐SVG APF全套资料，先放个硬货清单镇楼（和开头给的文字基本对应，但软的补点大概的模块，硬的聊两块重点板子）：

先啃最“磨人”但最容易踩坑的硬件

资料里不是凑几个模块框就完事，是有带泪调过的原理图、PCB（三层/四层板选的合理，ADC采样板和IGBT驱动板走了差分阻抗线）、BOM表（电阻电容标了封装和精度误差范围，电源芯片推荐了国产平替！这点超良心，现在ADI和英飞凌时不时断货国产芯片还香）、制版文件（直接丢嘉立创/捷配就能打，不用再抠丝印层的字对齐不对）。

1. 重点踩过雷的ADC高速高精度信号采样板

做SVG APF最核心的就是电流电压采样得“快准稳”——不然补偿指令发慢半拍，不仅没用，反而会引入新的谐波。

这块板子资料里选的是AD7606芯片组？不对不对，国产平替！标了ADS8688×2（对，双芯片组级联，兼顾六路网侧电流电压采样，还有六路IGBT桥臂的电流反馈——做APF要桥臂反馈过流保护，SVG也要看无功补偿电流的实时状态）。

翻了翻PCB，走线真的有细节：所有差分输入走的100Ω阻抗匹配蛇形线，每对差分线旁边都包了地；AD7606不对ADS8688的时钟是从FPGA核心板用LVDS传过来的，差分线直接走内层防干扰；地线是完整的模拟地和数字地分割，最后只在电源芯片下方单点接地焊了个0Ω电阻。

随便扒一段BOM看国产替代的诚意：

// ADC高速采样板BOM核心片段（丝印层标U3） // 原选进口TI ADS8688 // 替代国产芯海科技CS1268（精度一样都是16bit 500kSPS，接口完全兼容！亲测直接焊上去FPGA不用改代码时序） 元器件位号 | 型号/参数 | 封装 | 数量 | 国产替代备注 --- | --- | --- | --- | --- U3 | CS1268IDW (16bit 500kSPS 6通道差分ADC) | TSSOP28 | 2 | 替代TI ADS8688，嘉立创有现货 R1-R12 | 1kΩ ±0.1% 0603 | 0603 | 12 | 采样电阻分压缓冲前的匹配 C1-C12 | 10nF ±5% NPO 0603 | 0603 | 12 | 差分输入滤波

单点接地那段PCB丝印还标了“焊接顺序最后焊这个0Ω电阻！先焊ADC和缓冲再焊FPGA LVDS最后电源最后单点”——这种只有调炸过两块ADC的人才会写的小细节，绝对是资料的加分项。

2. 稳得一批的IGBT驱动板

调炸IGBT应该是每个做电力电子小白的必经之路？这块资料里的驱动板直接给你堵了大部分坑：

用的是英飞凌1ED020I12FA2？又有国产平替！标了华润微CRD020I12F2，也是2A峰值电流、1200V耐压的单通道隔离驱动，嘉立创现货；
驱动输出有米勒钳位电路（翻了翻原理图是用两个三极管+一个电阻+一个电容搭的，不是复杂的专用芯片，但亲测小功率IGBT桥臂串扰完全压得住）；
每路驱动都有过流保护信号回传给FPGA，还有软启动/软关断电路（软关断时间用电阻电容可调，资料里给了不同功率IGBT的推荐值：15kVA的软关断大概10μs）；
隔离用的是村田的DC-DC模块B0505XT-1WR3？还是国产平替！金升阳的B0505XT-1WR2，完全兼容。

再看硬货搭起来之后直接能用的软件

资料里分了两部分：FPGA源码（Verilog HDL写的，注释全中文！这点太懂小白了）和嵌入式源码（应该是STM32F407/F767写的？看LCD板卡的驱动芯片是ILI9341，F407驱动足够）。

先聊Verilog HDL写的FPGA核心控制

小白可能以为FPGA控制很难，但这份源码注释真的写得像聊天：

// 网侧电流电压锁相环模块 PLL.v // 作者注释：就用SRF-PLL吧，简单，谐波多的时候（比如THDi>20%）也能锁得住电网电压的基波相位 // 要是嫌麻烦？直接复制粘贴这个模块就行，不用改参数！电网频率50Hz±10%都能自适应 module PLL( input wire clk_50m, // 从FPGA核心板的晶振来的时钟 input wire rst_n, // 低电平复位，小白别接反了！ input wire [15:0] uab_ad, // 从ADC采样板传过来的网侧AB线电压，已经转成16bit补码了 // ...还有一些输出端口，比如相位theta，频率f_grid ); // 先把AB线电压转成αβ静止坐标系下的电压 // 作者注释：克拉克变换公式直接抄电力电子课本就行，注意系数是√(2/3)哦，别漏了 reg [31:0] uα, uβ; // ...省略克拉克变换的具体代码，作者注释了每一步是干嘛的 // 然后把αβ静止坐标系下的电压转成dq旋转坐标系下的电压 // 作者注释：帕克变换公式也抄课本，dq坐标系跟着相位theta转 reg [31:0] ud, uq; // ...省略帕克变换的具体代码 // 最后用PID控制器把uq调到0，这样theta就是电网电压的基波相位了 // 作者注释：PID参数我已经调好了！15kVA的SVG APF直接用，20kVA的稍微改改比例系数就行 // PID系数用的是整数，避免Verilog HDL里浮点运算的麻烦 // 比例系数Kp=200，积分系数Ki=5，微分系数Kd=0 // ...省略PID控制器的具体代码 endmodule

除了PLL模块，还有Clark/Park逆变换模块、APF谐波提取模块（用的是瞬时无功功率理论p-q法，注释全中文！小白也能看懂怎么提取出谐波电流补偿指令）、SVG无功补偿电流指令生成模块、IGBT SVPWM调制模块——甚至SVPWM的扇区判断都有注释，还怕你搞不懂扇区和开关管导通的关系，附了一张手绘的扇区导通时序图（丝印层的字对齐不对的那种手绘感，但绝对好用）。