【1.20】Costas环开发板硬件片内测试2——硬件测试和分析
目录
1.学习回顾
2.综合布局布线
3.产生bit文件
4.程序烧写
5.在线波形查看和调试
6.程序硬件调试操作视频
1.学习回顾
在上一个课程中，我们完成了硬件测试前的准备工作，包括模块封装/接口约束/vio核/ila核配置等。在本课程中，我们将学习如何在开发板上进行硬件调试工作。
2.综合布局布线
综合、布局布线是从RTL代码到可下载比特流文件的核心环节，直接决定设计的性能（时序）、资源利用率和功耗。
| 阶段 | 核心目标 | 输入 / 输出 |
|---|---|---|
| 综合（Synthesis） | 将 RTL 代码（Verilog/VHDL）转换为 FPGA 底层原语（LUT、FF、BRAM、DSP 等）的网表，同时满足面积 / 时序约束 | 输入：RTL 代码、约束文件（.xdc）；输出：结 |