13、FPGA中固定系数DSP的优化技术解析
FPGA中固定系数DSP的优化技术解析
1. 状态机状态分配与独热编码
在状态机中，若有 $m$ 个可能的状态，用 $n$ 个状态位来表示，那么可能的状态分配数量 $N_s$ 是一个非常大的数值。例如，当 $n = 3$ 且 $m = 4$ 时，有 1680 种可能的状态分配。
独热编码（One - hot encoding）是一种特殊的状态编码方式，它使用与状态数量相同的状态位，为每个状态分配一个单独的 “1”，这个 “1” 会从一个触发器传递到下一个触发器。比如，四位代码可以表示为 0001、0010、0100、1000。显然，四个状态原本可以用两位代码表示，仅需两个触发器，但使用四个触发器（即四个状态）会留下 12 个未使用的状态（而两位代码情况下没有未使用状态），这样能实现更大程度的逻辑最小化，更重要的是可以降低关键路径，提高速度。
2. 固定系数DSP概述
在基于查找表（LUT）的现场可编程门阵列（FPGA）技术中，有一些有效的优化技术可用于映射各种函数。在许多情况下，特别是独热编码，这些优化功能已包含在基于硬件描述语言（HDL）的综合工具中。通常，最好避免在 HDL 源代码中硬编码优化，而是尽可能以最纯粹的形式提供算法描述，让综合工具来完成优化，但了解这些过程仍然很重要。
固定系数数字信号处理（DSP）功能涉及一些特定的 DSP 操作，如滤波，其中系数值是固定的，或者由于应用的数学变换，操作数的值是固定的。具体包括以下几类：
-单应用滤波：例如带通有限脉冲响应（FIR）滤波器，这类滤波器是为 DSP 系统中的特定角色而设计的。
-多速率滤波结构