tinyriscv执行模块讲解4（访存指令）
1、32位访存指令介绍
| 指令格式 | 作用 | 伪代码形式 |
|---|---|---|
| LB rd,offset(rs1) | 加载字节，符号扩展 | rd ← s8[rs1 + offset] |
| LH rd,offset(rs1) | 加载半字，符号扩展 | rd ← s16[rs1 + offset] |
| LW rd,offset(rs1) | 加载字 | rd ← s32[rs1 + offset] |
| LBU rd,offset(rs1) | 加载字节，零扩展 | rd ← u8[rs1 + offset] |
| LHU rd,offset(rs1) | 加载半字，零扩展 | rd ← u16[rs1 + offset] |
| SB rs2,offset(rs1) | 存储字节（rs2低8位） | u8[rs1 + offset] ← rs2 |
| SH rs2,offset(rs1) | 存储半字（rs2低16位） | u16[rs1 + offset] ← rs2 |
| SW rs2,offset(rs1) | 存储半字（rs2低16位） | u32[rs1 + offset] ← rs2 |
- 符号扩展为将符号位扩展到32位，0扩展为用0扩展到32位。
- riscv访存地址为：基地址（rs1）+ 偏移地址（offset）
2、模块接口定义
// from idinput wire[`INST_BUS]inst_i,// 指令内容input wire[`INST_ADDR_BUS]inst_addr_i,// 指令地址input wire reg_we_i,// 是否写通用寄存器input wire[`REG_ADDR_BUS]reg_waddr_i,// 写通用寄存器地址input wire[`REG_BUS]reg1_rdata_i,// 通用寄存器1输入数据input wire[`REG_BUS]reg2_rdata_i,// 通用寄存器2输入数据input wire[`MEM_ADDR_BUS]op1_i,input wire[`MEM_ADDR_BUS]op2_i,// from meminput wire[`MEM_BUS]mem_rdata_i,// 内存输入数据// to memoutput reg[`MEM_BUS]mem_wdata_o,// 写内存数据output reg[`MEM_ADDR_BUS]mem_raddr_o,// 读内存地址output reg[`MEM_ADDR_BUS]mem_waddr_o,// 写内存地址output wire mem_we_o,// 是否要写内存output wire mem_req_o,// 请求访问内存标志// to regsoutput wire[`REG_BUS]reg_wdata_o,// 写寄存器数据output wire reg_we_o,// 是否要写通用寄存器output wire[`REG_ADDR_BUS]reg_waddr_o,// 写通用寄存器地址- op1为基地址，op2为偏移地址，即访存地址为op1+op2
3、半字读取（LB）
`INST_LB:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;mem_req=`RIB_REQ;mem_raddr_o=op1_add_op2_res;case(mem_raddr_index)2'b00:begin reg_wdata={{24{mem_rdata_i[7]}},mem_rdata_i[7:0]};end2'b01:begin reg_wdata={{24{mem_rdata_i[15]}},mem_rdata_i[15:8]};end2'b10:begin reg_wdata={{24{mem_rdata_i[23]}},mem_rdata_i[23:16]};enddefault:begin reg_wdata={{24{mem_rdata_i[31]}},mem_rdata_i[31:24]};end endcase end其中（mem_raddr_index）的值为：
assign mem_raddr_index=(reg1_rdata_i+{{20{inst_i[31]}},inst_i[31:20]})&2'b11;其本质为取地址低2位，用于字节对齐判断。riscv内存为4字节对齐，若低两位为00则取第一个字节，01则第二个字节，10第三个字节，11第四个字节，再往后则为下一个四字节对齐空间。
-（{{24{mem_rdata_i[7]}}, mem_rdata_i[7:0]}）该表达式的作用为将从内存中载入的有效8位数据按符号扩展到32位。
4、其他访存指令
- 剩余七条指令与LB指令类似，代码如下：
`INST_TYPE_L:begincase(funct3)`INST_LB:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;mem_req=`RIB_REQ;mem_raddr_o=op1_add_op2_res;case(mem_raddr_index)2'b00:begin reg_wdata={{24{mem_rdata_i[7]}},mem_rdata_i[7:0]};end2'b01:begin reg_wdata={{24{mem_rdata_i[15]}},mem_rdata_i[15:8]};end2'b10:begin reg_wdata={{24{mem_rdata_i[23]}},mem_rdata_i[23:16]};enddefault:begin reg_wdata={{24{mem_rdata_i[31]}},mem_rdata_i[31:24]};end endcase end `INST_LH:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;mem_req=`RIB_REQ;mem_raddr_o=op1_add_op2_res;if(mem_raddr_index==2'b0)begin reg_wdata={{16{mem_rdata_i[15]}},mem_rdata_i[15:0]};endelsebegin reg_wdata={{16{mem_rdata_i[31]}},mem_rdata_i[31:16]};end end `INST_LW:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;mem_req=`RIB_REQ;mem_raddr_o=op1_add_op2_res;reg_wdata=mem_rdata_i;end `INST_LBU:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;mem_req=`RIB_REQ;mem_raddr_o=op1_add_op2_res;case(mem_raddr_index)2'b00:begin reg_wdata={24'h0,mem_rdata_i[7:0]};end2'b01:begin reg_wdata={24'h0,mem_rdata_i[15:8]};end2'b10:begin reg_wdata={24'h0,mem_rdata_i[23:16]};enddefault:begin reg_wdata={24'h0,mem_rdata_i[31:24]};end endcase end `INST_LHU:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;mem_req=`RIB_REQ;mem_raddr_o=op1_add_op2_res;if(mem_raddr_index==2'b0)begin reg_wdata={16'h0,mem_rdata_i[15:0]};endelsebegin reg_wdata={16'h0,mem_rdata_i[31:16]};end enddefault:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_raddr_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;reg_wdata=`ZERO_WORD;end endcase end `INST_TYPE_S:begincase(funct3)`INST_SB:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;reg_wdata=`ZERO_WORD;mem_we=`WRITE_EN;mem_req=`RIB_REQ;mem_waddr_o=op1_add_op2_res;mem_raddr_o=op1_add_op2_res;case(mem_waddr_index)2'b00:begin mem_wdata_o={mem_rdata_i[31:8],reg2_rdata_i[7:0]};end2'b01:begin mem_wdata_o={mem_rdata_i[31:16],reg2_rdata_i[7:0],mem_rdata_i[7:0]};end2'b10:begin mem_wdata_o={mem_rdata_i[31:24],reg2_rdata_i[7:0],mem_rdata_i[15:0]};enddefault:begin mem_wdata_o={reg2_rdata_i[7:0],mem_rdata_i[23:0]};end endcase end `INST_SH:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;reg_wdata=`ZERO_WORD;mem_we=`WRITE_EN;mem_req=`RIB_REQ;mem_waddr_o=op1_add_op2_res;mem_raddr_o=op1_add_op2_res;if(mem_waddr_index==2'b00)begin mem_wdata_o={mem_rdata_i[31:16],reg2_rdata_i[15:0]};endelsebegin mem_wdata_o={reg2_rdata_i[15:0],mem_rdata_i[15:0]};end end `INST_SW:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;reg_wdata=`ZERO_WORD;mem_we=`WRITE_EN;mem_req=`RIB_REQ;mem_waddr_o=op1_add_op2_res;mem_raddr_o=op1_add_op2_res;mem_wdata_o=reg2_rdata_i;enddefault:begin jump_flag=`JUMP_DIS;hold_flag=`HOLD_DIS;jump_addr=`ZERO_WORD;mem_wdata_o=`ZERO_WORD;mem_raddr_o=`ZERO_WORD;mem_waddr_o=`ZERO_WORD;mem_we=`WRITE_DIS;reg_wdata=`ZERO_WORD;end endcase endhttps://gitee.com/liangkangnan/tinyriscv