基于DSP的移相全桥开关电源设计资料：TMS320F28034控制模式下的50kHz高效率电源...

基于DSP的移相全桥开关电源设计资料 拓扑结构:移相全桥 控制芯片:TMS320F28034 控制模式：恒压限流控制模式 开关频率:50kHz 可以实现MOS零电压开通(ZVS) 输入电压范围:24Vdc~26Vdc 输出满载功率:100W 输出电压范围:12Vdc~24Vdc 最大输出电流:4.2A 输出纹波:<200mV(Peak-Peak) 高效率，低损耗，高可靠性 保护功能：短路保护、输出过压保护、输出欠压保护、输出过流保护、原边过流保护、峰值电流等保护 （1）仿真文件：在PSIM中进行了仿真 （2）在CCS中以主控芯片TMS320F28034编写的代码 （2）AD：原理图+Bom器件表 （3）对应Mathcad计算书：设计说明书、数字控制环路设计、硬件参数计算书等等 下面附带实物波形！！

移相全桥拓扑在100W级别的DC-DC电源里是个挺有意思的选择。相比传统硬开关方案，这种结构能在全负载范围内实现ZVS（零电压开通），实测效率轻松做到92%以上。咱们这次用的TMS320F28034这颗DSP，自带的HRPWM模块分辨率足够应付50kHz开关频率下的精细相位调节。

先看硬件架构核心部分。原边全桥四个MOS管两两互补导通，副边采用全波整流。重点在于移相控制逻辑的实现——通过调节对角桥臂的导通延迟时间，利用变压器漏感与MOS管结电容谐振完成ZVS。这是PSIM仿真波形（图1）展示的关键节点电压电流相位关系。

控制算法部分，DSP里跑了双环控制。电压外环用PI调节，电流内环做峰值限制。代码里这个中断服务程序是关键：

__interrupt void PWM_ISR(void) { ADC_ReadResult(ADC_RESULT_REG1, &Vout_ADC); ADC_ReadResult(ADC_RESULT_REG2, &Iout_ADC); // 电压环计算 Verr = Vref - Vout_ADC; DutyAdj = PI_Voltage_Update(&VoltPI, Verr); // 移相量动态调整 PhaseShift = ZVS_Phase_Calc(Iout_ADC, Vbus_ADC); // 更新PWM寄存器 EPwm1Regs.CMPA.half.CMPA = DutyBase + DutyAdj; EPwm2Regs.CMPA.half.CMPA = DutyBase + DutyAdj + PhaseShift; EALLOW; EPwm1Regs.CMPA.half.CMPA = DutyBase + DutyAdj; EDIS; }

这个中断每50kHz周期执行一次，实时调整移相量。ZVSPhaseCalc函数根据负载电流和母线电压动态计算最优移相角，确保轻载时也能维持ZVS条件。

硬件设计有个坑要注意：谐振电感的选择。Mathcad计算书里推导的公式Lr=(TrVin_max)/(4Ipk)，实际调试发现必须考虑MOS管结电容的非线性。最终在样机上用了TDK的PC95材质磁环，绕制3层20匝，实测电感量在1.5uH~2.3uH之间变化刚好覆盖工作需求。

保护机制方面，DSP的Comparator模块直接硬件响应过流信号。这是配置代码：

// 过流保护硬件直通 CMPSS_configHysteresis(CMPSS_BASE, 0, 50); // 50mV滞回 CMPSS_configOutput(CMPSS_BASE, CMPSS_HIGH, CMPSS_OUTPUT_ASYNC_COMP);

当电流采样超过4.5A时，PWM模块会在300ns内直接关闭输出，比软件保护快一个数量级。配合输出端的TVS阵列，实测短路保护响应时间<2μs。

实物波形（图2）显示12V满载时的输出纹波峰峰值仅180mV，满足设计指标。特别有意思的是关断瞬间的振铃（图3），这是副边整流管反向恢复与寄生参数共振所致，后来在整流管两端并联47pF/1kV瓷片电容搞定。

整个项目的BOM表里有个玄学器件——C0G材质的移相电容。开始用X7R时温飘导致轻载效率暴跌，换成村田的C0G后问题消失。原理图里这个位置（C23）标注了必须使用NP0/C0G材质，算是踩坑后的经验总结。