零基础学硬件：串行数据如何转换为并行
以下是对您提供的博文内容进行深度润色与工程化重构后的版本。整体风格更贴近一位资深嵌入式系统工程师在技术博客或教学分享中的自然表达——去AI痕迹、重实践逻辑、强工程语感、有节奏呼吸感，同时严格保留所有关键技术细节、代码、时序要求和设计要点，并进一步强化了“为什么这样设计”、“踩过哪些坑”、“如何真正落地”的一线经验视角。
串行数据怎么变成并行？别再死记硬背了，我们动手拆解一个74HC595
你有没有遇到过这样的时刻：
- STM32F103的GPIO快用完了，可LCD还要接8根数据线、LED还要8个指示灯、蜂鸣器还要1个控制脚……
- 用示波器抓SPI波形，发现MOSI上明明发出了正确字节，但LED就是不亮；
- 查手册看到“tsu=200ns”，心里一咯噔：HAL_Delay(1)是毫秒级，这能行？
- 级联两片74HC595后，第二片输出总比第一片慢半拍，数码管显示错位……
这些不是玄学，也不是芯片坏了——它们全指向同一个被教科书轻描淡写、却被无数项目反复验证过的底层单元：移位寄存器。
它不像ADC那样参数炫目，也不像RTOS那样概念宏大，但它就像数字世界的“传送带+打包机”：安静、稳定、不抢CPU时间、不挑主频、不怕干扰。今天我们就抛开公式和框图，从一块真实的74HC595出发，一层层剥开它的皮，看看它是怎么把一串比特，变成一组并行信号的。
它到底长什么样？先看真家伙
打开TI或Nexperia的74HC595数据手册第一页，你会看到一张典型引脚图：
| 引脚 | 名称 | 功能说明 |
|---|---|---|
SER | Serial Data Input | 串行数据输入端，上升沿采样（注意：是上升沿！很多初学者误以为是下降沿） |
SRCLK | Shift Register Clock | 移位时钟，每来一个上升沿，数据右移一位（从SER进，Q0出） |
RCLK | Storage Register Clock / Latch | 锁 |