DDR4系列之ECC功能（十四）

一、 概况
上一章节中我们使用了DDS IP生成了sin波形数据，之后使用sin波形数据进行传输。对于sin并行的传输，在仿真中可以更方便验证，本章节就使用modelsim来验证DDR4的乒乓操作的流水情况。
二、流程框图

三、仿真波形
1、send_data_ctrl模块：


使用DDS产生sin波形，可以看出当aclken有效时，输出sin波形，当aclken为0时，数据保持不变。

在切换DDR时刻，数据也是根据aclken有效时为连续sin波形。

2、test_ddr4_72width模块

可以看出两个DDR交替写入和读取，形成乒乓操作。并且根据波形看出sin波形为连续。
3、ddr4_axi_wr_ctrl模块：

上图波形为两个DDR4的写控制模块部分波形，当DDR0写满后开始进行DDR1的写。
4、ddr4_axi_rd_ctrl模块：

上图波形为两个DDR4的读控制模块部分波形，两个DDR4交替进行读操作，并且当读数据有效时输出SIN波形数据，当读数据无效时，波形值保持不变。在交替过程中数据波形为连续状态。
5、recv_data_ctrl模块

可以看到接收数据模块中连续接收到sin波形数据，由DDR0和DDR1交替读出。

四、总结
本章节使用modelsim来仿真观察sin波形在工程中的传输流程，首先DDS产生sin波形，把产生的波形数据经过DDR4的乒乓流水后，sin波形依旧连续输出，依此验证工程的乒乓操作流程。
本文章由威三学社出品
对课程感兴趣可以私信联系