基于连续相位负载调制的单输入宽带混合Doherty功放ADS设计

简介：本资源是一份面向微波射频方向高年级本科生及研究生的毕业设计级ADS工程实践包，聚焦连续相位负载调制（CPLM）技术在单输入宽带混合Doherty功率放大器中的创新应用，复现2023年5月IEEE MTT期刊论文核心成果。工程基于Cree CGH40010F GaN HEMT器件，在2.4–3.2 GHz宽带范围内实现43–44 dBm饱和输出功率、63.3%–68%饱和效率；回退6 dB与8 dB时效率分别达52.5%–56.7%和45.4%–49%，显著提升传统Doherty的回退效率表现。压缩包含2000个文件，总计318.17MB，以ADS仿真专用格式为主：515个.atf（电路模板）、291个.htm（仿真报告）、174个.tag（参数扫描标记）、155个.oa（优化配置）及大量.s2p/.s4p等S参数模型文件，辅以Python脚本（.py）、变量定义（.txt）、版图配置（.ltd/.msh）等，结构完整、模块可追溯。目前已有643人学习下载，提供从原理建模、参数优化、谐波平衡仿真到版图性能验证的全流程ADS工程文件，含关键器件库（Cree_Wlfspd_ADS_v17p0）、编码脚本（ael）及workspace环境配置，开箱即用，适合射频PA设计进阶学习与课题复现。 “连续相位负载调制”这个方向，我这两年一直在做相关研究，也陆续有朋友问我，单输入的混合Doherty到底和经典结构差在哪，为什么非要提“连续相位”，以及ADS里到底怎么把一个听起来很玄的拓扑落地成可仿真的工程。借着这次整理项目的机会，我把整个设计思路、链路搭建步骤和踩坑记录一起写出来，希望能帮到做射频功放的同行，尤其是刚接触Doherty和负载调制技术的同学。

这个项目的核心任务是：在ADS环境中设计一款基于连续相位负载调制（Continuous Phase Load Modulation, CPLM）的单输入宽带混合Doherty功率放大器，目标是覆盖3.3~3.7GHz这段典型5G中频段，中心频点3.5GHz，单输入驱动，饱和输出功率不低于49dBm，6dB回退点PAE尽量做到40%以上。听起来和常规Doherty设计差不多，但实际上，CPLM的引入改变了整个输出合成网路的设计逻辑，不再是“选一个中心频点把λ/4线做对”这么简单。下文会从拓扑原理、器件选型、ADS工程搭建、仿真调试到问题排查，把我实际走通的一条路线完整呈现出来。

1. 整体设计思路与连续相位负载调制原理

1.1 从经典Doherty到宽带瓶颈

经典的Doherty功率放大器利用有源负载调制原理，让载波功放（Carrier PA）在低功率区间保持高效率，峰值功放（Peaking PA）在功率上涨后介入，将载波功放看到的负载阻抗拉低，从而延长高效率区间。这个思路在窄带场景下非常成熟，但一谈宽带就尴尬，因为输出端的λ/4阻抗变换线只在单一频点上满足相位和阻抗条件；频率一偏移，载波功放看到的调制阻抗就会偏离设计值，回退效率立刻塌下去。

我最初做3.5GHz单频Doherty时，用经典的λ/4线加偏移线结构，仿真效率还不错，但扩展到3.3~3.7GHz这400MHz带宽后，回退效率在频带边缘掉了10个点不止。问题本质在于：经典Doherty输出合成网络有两个固定特性——相位关系固定和阻抗变换斜率固定。频率变化时，两个管子合成点的相位差和阻抗牵引关系同时失真，效率自然守不住。

1.2 连续相位负载调制的核心思路

连续相位负载调制（CPLM）这个名字听起来高深，本质是：不再把峰值功放的相位关系锁死在单一频点，而是让输出合成网络在目标频带内呈现“可控的相位-频率斜率和阻抗-频率斜率”，使得两路功率合成时，载波功放看到的调制阻抗轨迹在史密斯圆图上沿一条连续曲线移动，而非只在某一个频点落在理想点。

换句话说，传统Doherty的负载调制是“单点最优”，CPLM的负载调制是“连续区间内近似最优”。代价是峰值功放和载波功放之间的相位差会随频率变化，所以输入端必须配合设计相位补偿网络，保证两路信号到达合成点时仍然满足同相叠加条件。这也是为什么CPLM做起来比普通Doherty麻烦，但确实能为宽带效率带来明显收益。

1.3 单输入与双输入方案的取舍

双输入Doherty每条链路独立驱动，相位和幅度可以灵活调节，适合做数字辅助和DPD，但需要两个发射通道，系统成本和校准复杂度翻倍。单输入方案则是前端一个功分器把输入信号分成两路，利用模拟的相位补偿线和幅度分配比来保证两路驱动关系正确，结构简单、成本低，也更贴近实际基站功放的部署需求。

我这次选择单输入，主要考虑工程落地价值。CPLM本身已经有相位随频率变化的特性，单输入时相位补偿线必须额外补偿由负载调制网络引入的相位差，这是设计中最容易翻车的地方。做单输入CPLM，理论上等于把双输入自由度压缩成一个自由度，设计空间变小，但对偏置、栅极电压和匹配网络的容差也更敏感，仿真阶段如果不够细致，后续加工出来偏差会很大。

2. 功放管选型与ADS模型库准备

2.1 为什么选ATFS4143作为有源器件

项目目标频段是3.3~3.7GHz，输出功率按单管45W级规划，因为Doherty在回退点的功率由载波管决定，饱和功率由两管共同贡献，所以我倾向于选一款40~50W级别的GaN HEMT，既能保证饱和输出余量，又不会让偏置电流大到散热失控。ATFS4143是我项目里比较熟的一款管子，工作频段覆盖目标带宽，典型工作电压28V，饱和功率在45W附近，有配套的ADS模型库，这在仿真阶段非常省事。

选管子时我建议多留一个心眼：数据手册里的饱和功率通常是在最佳负载牵引条件下得到的，工程上做Doherty时，由于输出合成网络和宽带匹配的插入损耗，实际输出会比单管负载牵引结果低0.5~1dB。如果系统指标要求49dBm饱和功率，单管至少得留1.5dB余量，所以我选定之后先做了单管的负载牵引，确认输出能力再往下走，避免拓扑做到一半发现功率不够。

2.2 ATFS4143模型库导入ADS的操作细节

模型库导入听起来简单，实际版本兼容问题很容易卡住。ATFS4143这类管子通常以压缩包形式发布，解压后包含ads原理图库文件（.aolib或 .aelib），以及对应的symbol和layout文件。导入步骤我按下面这套来：

1. 在ADS中新建工程，建议路径不要有中文和空格。
2. 将解压得到的库文件夹复制到工程目录下的“lib”或直接工程根目录，保证ADS能识别相对路径。
3. 打开原理图，使用菜单“File -> Library”或直接在“DesignKit”中加载lib文件，将库添加进当前工程。
4. 在元件库浏览器中确认放大器模型是否出现，通常命名类似“Qorvo_ATFS4143”，拖入原理图。
5. 放置后注意模型引脚顺序，功率管的gate、drain、source脚位必须和符号一致，接反会出现离谱的收敛错误。

我原先在ADS 2019里跑过某个厂商的模型库，经常出现找不到元件的情况，后来发现是库路径没设置成工程相对路径，导致换电脑或换工程后模型丢失。现在我会把库文件统一放在工程根目录或专门的“PDK”文件夹里，打开工程时模型库自动关联，省去每次重新添加的麻烦。

2.3 静态工作点确认与偏置规划

做Doherty时载波管和峰值管的偏置点是整个系统的“地基”。我选用28V漏极电压，载波管静态电流设为工作电流的20%~30%，典型值在300~500mA级别（具体以模型的I-V曲线和安全工作区为准）；峰值管则用C类或深AB类偏置，静态电流接近零，但需要注意：峰值管完全截止时，输出端呈现的高阻状态对载波管阻抗的影响，需要通过输出合成网络的自带偏移线来吸收。

我在ADS里先做了DC仿真，扫Vgs从-4V到0V，观察在Vds=28V下的转移曲线和跨导，确认两类功放的静态点。这里有个小坑：GaN管栅极耐压范围窄，仿真时电压扫描尽量不要直接加到正栅压，不然模型容易报不收敛或异常大电流。用直流扫描时把步长设小一点，从-3.8V开始扫到-1.5V足够。

3. 混合Doherty功放拓扑与合成网络设计

3.1 混合Doherty的架构组成

“混合Doherty”在工程界并没有一个完全统一的定义，我理解并采用的结构是：载波功放端保留经典的AB类放大级，峰值功放端则与连续相位负载调制网络结合，输出端用一个非对称的合成网络替代传统的单级λ/4线。这类组合在文献中常被称为“Hybrid”的原因，是它混合了经典负载调制和连续模式的阻抗变化机制，而不是单纯的“两路相同功放并联”。

实际拓扑上，我做的是单输入两路结构：输入端威尔金森功分器将信号等分（或非等分），一路经相位补偿线进入载波功放，另一路进入峰值功放；两路输出在合成点汇合，再接输出匹配网络。合成点前，峰值支路和载波支路各有一段基于CPLM设计的微带线，它们的电长度和特征阻抗随频率配合产生“连续相位差”，而不是固定90度。

3.2 连续相位负载调制网络的关键参数计算

设计CPLM网络时，最核心的是确定两段微带线的特征阻抗Zc和电长度θ。我的设计方法可以分成三步：

第一步，在目标频带内对两管分别做负载牵引，找出载波管和峰值管各自的最佳负载阻抗Zopt_c和Zopt_p。这个值是频率的函数，所以至少要取3个频点（3.3GHz、3.5GHz、3.7GHz）的数据。

第二步，根据Zopt_c和Zopt_p的轨迹，反推合成网络两端应该呈现的阻抗旋转。经典Doherty中，峰值管输出到合成点的线通常选90度，而CPLM会把这条线的电长度设为随频率变化的“准90度”线，用不同特征阻抗的多段线去逼近。

第三步，确定偏移线的初始值。我习惯用ADS自带LineCalc工具计算微带线的物理尺寸，板材选Rogers 4350B，介电常数3.66，板厚0.508mm，铜厚35µm。线宽和线长先按中心频率初值算出来，再代入原理图做扫参优化。

这里我特别提醒，CPLM不是把λ/4线简单加宽就算了，而是要让载波看到的调制阻抗轨迹在Smith圆图上形成一条平滑的“扫过”路径。我仿真时用Load-Pull的等高线数据叠加输出回退效率，一眼就能看出轨迹是否落在高效率区域。

3.3 单输入功分器与相位补偿线设计

单输入结构要求两路驱动信号相位在合成点一致。载波功放和峰值功放的S21相位本身存在差异，输出合成网络又会引入额外的相位差，所以输入端的相位补偿线必须针对“输入到输出合成点”的总相位差来设计，而不是简单的90度移相。

我的入口设计参数如下：

• 功分器采用等分威尔金森，隔离电阻100Ω；
• 输入端载波支路加一段主补偿线，峰值支路加一段微调线；
• 相位补偿线的初始电长度由两管S21相位差和输出网络相位差之和确定；
• 在ADS中设置“phase delay”作为优化变量，以合成点两路信号的相位差接近0为目标函数。

实际调试中，我通常先不接功分器，单独仿真两个支路从输入端口到合成点的相位，记录相位差曲线；然后在输入端加入补偿线，让相位差在带内控制在±5度以内。这里别只看中心频点，CPLM的相位斜率是宽带匹配的关键，带内边缘差5度以上时，回退效率会明显下降。

4. ADS工程搭建与仿真流程

4.1 工程框架与原理图组织

ADS工程建议按功能分cell搭建，我一般分成四个cell：

这样做的好处是每个仿真页独立、参数扫描不互相干扰。有时候我把所有东西堆在一个原理图里，扫一次参数要跑很久，后来拆开后定位问题也快很多。

原理图层面的关键设置包括：使用“VAR”控件，把所有变量（偏置电压、线宽、线长、相位延迟）集中定义；电源用“V_DC”和“V_AC”分开，避免直流和交流混流；被测功放模型尽量用厂商提供的“dynamic model”，不要用简化等效电路模型，因为CPLM对相位和寄生参数敏感，简化模型会失真。

4.2 直流扫描与静态工作点验证

在DC_Bias页中，我放置ATFS4143模型，栅极接Vgs变量，漏极接28V。DC仿真控制器里选择“Sweep Vgs from -4V to 0V with 0.05V steps”，观察转移特性曲线。这里需要注意，GaN模型在负压区间可能自热效应明显，DC仿真结果和实际Pulsed IV有差异，但静态点初步确认完全够用。

从仿真曲线得到：当Vgs在-2.7V左右时，Ids约400mA，对应载波管AB类偏置；峰值管我设置Vgs=-3.2V，静态电流接近10mA，接近C类。两管的静态电流比影响回退点的负载调制幅度，也影响增益对称性，这个值如果偏差太大，后续功率扫描的增益曲线会出现明显的“台阶”。

4.3 负载牵引与源牵引实操

负载牵引是Doherty设计里最耗时但最关键的步骤。我把LoadPull_CPA页的搭建流程列一下：

1. 放置功放模型，输入端接50Ω源阻抗，输出端用“LoadPull”模板的调谐器；
2. 设置频率扫描为3.3/3.5/3.7GHz三个频点；
3. 输入功率固定为饱和输入功率回退6dB的值，因为回退效率目标点在低功率区；
4. 扫描负载阻抗覆盖整个Smith圆图（我用全圆扫描，步长约200个点）；
5. 输出PAE和Pout等高线图，中心频点会形成明显的“岛状”高值区。

峰值管负载牵引时，我采取不同的策略：输入功率固定在饱和功率附近，偏置设在C类，扫描负载时重点观察输出功率和饱和PAE，因为峰值管主要在功率合成阶段起作用。

从两管的负载牵引结果中，我把每个频点的最佳阻抗记录成表格：

这里要强调，表中的复数阻抗是器件封装参考面处的值，实际匹配网络时还要把封装寄生和焊盘效应算进去。我习惯把参考面定在模型引脚处，用ADS中“De-embedding”功能把测试夹具影响去掉，否则物理微带线长度很容易偏长。

4.4 谐波平衡仿真与系统联调

两管联调时我用Harmonic Balance仿真控制器，设置如下：

• 频率：3.3~3.7GHz，步长20MHz；
• 谐波阶数：5阶（GaN功放非线性较强，3阶可能不够）；
• 输入功率扫描范围：-10dBm到+30dBm，步长1dB；
• 使用“Krylov”求解器，收敛性更好；
• 最大迭代次数设为500，防止非线性和相位线导致的收敛失败。

在DPA_HB页中，把功分器、相位补偿线、两管、输出合成网络全部连接起来。输入端口用“P_1Tone”作为驱动源，输出接50Ω负载，并加入“PAE”、“Gain”、“Pout”测量公式。整体仿真后查看三个关键指标：饱和输出功率、回退6dB效率、带内增益波动。若回退效率比目标差很多，我优先怀疑相位补偿线和输出合成网络的阻抗匹配，不会盲目调整偏置点。

5. 仿真结果分析与参数优化

5.1 效率曲线与目标对比

完成中心频点3.5GHz的联调后，我得到了一组典型的Doherty效率曲线：低功率区PAE约15%，随着功率增加，载波管效率爬升，在回退6dB点形成第一个效率峰，PAE约42%；继续加大输入功率，峰值管开始介入，输出功率继续上升，在饱和点附近PAE达到50%以上。

这个效率曲线形态如果出现在单频点仿真里，说明基础拓扑是合理的。接下来最关键的检查是“回退效率vs频率”曲线：在3.3~3.7GHz内，如果回退点PAE变化不超过3个百分点，那我就可以认为CPLM网络基本调通。我这次的结果是回退点PAE在40%~44%之间波动，3.7GHz处略低，主要原因是输出合成网络在带边产生了额外的相位误差。

5.2 相位差曲线跟踪

CPLM设计是否到位，最直观的观察是“载波功放与峰值功放之间的相位差随频率变化曲线”。我在合成点加了一个“Phase Difference”测量，发现调好的网络在带内相位差从3.3GHz的85度缓慢变化到3.7GHz的70度，并没有固定在90度。这种“斜率”就是连续相位负载调制的特征。

如果相位差曲线变化太剧烈（比如超过±15度），两路功率合成时会出现明显的矢量抵消，表现为饱和功率下降和增益波动。这时优先调整峰值支路的补偿线电长度，而不是去动载波支路，因为峰值管在高功率区才工作，它的相位对回退效率影响更小，对饱和功率和增益影响更大。

5.3 带宽展宽的经验参数

在优化过程中，我发现几个参数对带宽扩展的影响权重很大：

1. 载波管输出端到合成点的特征阻抗，微调5Ω以内就能让回退效率带内平坦度提升1~2个百分点；
2. 峰值管偏置点对低功率段增益影响显著，偏置太深会导致载波管在回退区看到的阻抗失真；
3. 功分器输出端的“功率分配比”也会影响峰值管介入的力度，等分在大部分场景够用，但如果载波管能力偏弱，可以考虑做非等分功分器（如3.5dB/2.5dB），多出来约1dB的功率注入能改善饱和效率。

我习惯优化时先把变量范围设大一点（比如微带线宽度±20%，长度±15%），跑一遍随机优化，看整体趋势；等趋势明确了再把变量范围收窄，做“Gradient”局部优化，避免一开始就陷入局部最优解。

6. 常见问题与排查技巧实录

6.1 谐波平衡仿真不收敛的处理

用CPLM结构跑HB仿真，头几次不收敛几乎是必然的，因为输出合成网络中含有长微带线，相位随频率变化剧烈，容易在迭代中出现数值振荡。我遇到不收敛时按以下顺序排查：

1. 将“谐波阶数”从5降到3，先确认电路是否“能算”；
2. 增大“Max Iterations”到1000，减小输入功率步长到0.5dB；
3. 检查是否有悬空引脚或端口未接50Ω终端；
4. 把峰值管偏置从C类临时改成AB类，收敛后再调回C类，因为C类偏置点的非线性很强，容易让迭代器“找不到解”；
5. 如果还是不行，单独仿真两管支路，确认每条支路都能独立工作，再并联合成。

我在做3.7GHz带边扫参时，反复出现“Simulation failed to converge”，最后发现是峰值管的输入匹配网络在带边产生了负阻，导致信号自激振荡。后来我在峰值管栅极加入RC稳定网络（串联50Ω电阻并联5pF电容），问题立刻解决。

6.2 回退效率带内塌陷的原因定位

如果回退效率在频带中心不错、但带边塌陷，优先怀疑的是输出合成网络两段微带线的“电长度斜率”不够。我遇到过一种情况：3.5GHz处回退PAE有43%，但3.3GHz和3.7GHz降到33%左右，明显是负载调制轨迹在带边偏离了高效率区。

排查思路：单独看3.3GHz和3.7GHz两个频点的负载调制轨迹，将它们与单管负载牵引的高效率区对比。如果轨迹落在PAE等高线的低值区，就调整对应频点的微带线电长度，而非盲目改匹配网络。另外，载波管输出端的二次谐波阻抗也比较关键，我在输出匹配里加了一小段用于谐振二次谐波的开路短截线，结果带边回退效率拉回来将近2个百分点。

6.3 峰值管电流泄漏导致的增益台阶

单输入Doherty调试时，一个常见现象是增益曲线在中功率区出现“台阶”，即输入功率增加但输出功率几乎不变。这是峰值管提前导通、负载调制过早发生造成的。解决方法是加大峰值管栅极负偏压（从-3.0V调到-3.4V），让峰值管的开启点往后推；同时检查功分器到峰值管输入的相位补偿线是否过长，导致峰值管收到的激励幅度和相位不对。

6.4 仿真速度优化建议

整体HB仿真在扫频扫功率时非常慢，尤其是带内扫21个频点、每个频点扫41个功率点，跑一轮要好几个小时。我后来做了两个优化：一是在优化初阶先用3个频点+5个功率点做粗调，锁定参数趋势后再加密；二是把输出匹配和输入匹配单独调优，不放进Doherty整体电路里同时扫。这样一轮优化从几小时降到十几分钟，效率提升很明显。

7. 项目周期与后续扩展方向

按我个人经验，这个设计从确定拓扑到仿真收敛，大约需要三到四周时间，其中负载牵引和初始匹配占一半工作量，联合仿真优化占另一半。如果算上制板和实测迭代，整个项目周期大概在一个半月到两个月左右。仿真阶段最大的价值是帮我把相位补偿线和输出合成网络调到一个比较合理的初始状态，实测时只需要微调，不需要重新盲调。

关于后续扩展，我认为有两个方向很值得做：一是加入DPD辅助，因为单输入Doherty在宽带下AM/PM失真会比较明显，配合数字预失真后线性度指标能明显改善；二是探索双输入+连续相位负载调制的结合，前端用数字功分实现幅度和相位动态控制，虽然系统复杂度上去，但性能上限更高。

有个小技巧想分享给准备做这个方向的同行：在ADS里把输出合成网络单独建一个Symbol，参数化线宽和线长，后面做不同频段Doherty时可以直接复用。我这次项目结束后就把CPLM合成网络封装成了自用库，再做其他频段时只需要改板材参数和初始阻抗，节省了大量重复劳动。

最后再提一句，连续相位负载调制不是万能的，它解决的是“宽带效率”问题，但带内的增益平坦度和线性度仍然要靠匹配网络和偏置共同平衡。设计时别只盯着回退效率一个指标，综合看饱和功率、增益、稳定性和可复现性，才能让功放从“仿真优秀”变成“工程可用”。

本文还有配套的精品资源，点击获取