IT66630 技术解析：HDMI 2.0 一进二出有源分配器的硬件架构与设计要点
摘要
多屏同步显示场景中，新旧显示器分辨率差异、HDCP 版本不互通、长线传输信号衰减是常见的工程问题。ITE Tech. Inc. 推出的 IT66630 是一款 1 输入、2 输出的 HDMI 2.0 有源分配器，内部集成硬件 CSC 色域转换、4:1 下缩放引擎、自适应均衡与双路 HDCP 加解密模块，并内置 EDID RAM。
一、芯片概述与硬件资源
1.1 系统级应用拓扑
IT66630 为单向 1 进 2 出 HDMI 分配架构。单路 HDMI 2.0 信号经 RX 差分端口输入，内部完成均衡修复、HDCP 解密、色彩处理与分辨率缩放后，生成两路独立可配置的 HDMI 数据流，分别从 P0 与 P1 TX 通道输出。
两路输出端口可独立配置为直通旁路、CSC 色域转换或 4:1 下缩放模式，支持 4K 显示器与 1080p 老旧设备同时工作。DDC 与 HPD 总线各自独立，CEC 信号仅在 Port 1 侧提供。
1.2 内部功能模块划分
芯片内部划分为以下独立硬件域：
第一，RX 模拟前端：集成自适应均衡器与自动阻抗校准电路，支持长线缆信号补偿。
第二，视频处理核心：包含硬件 CSC 矩阵、4:1 下缩放引擎与 SCDC 协议处理单元。
第三，双路 TX 模拟输出：两路独立 TMDS 发射 PHY，输出电流与摆幅可编程。
第四，HDCP 安全域：内置硬件 HDCP 1.x 与 2.x 加解密引擎，出厂预装密钥。
第五，控制与存储域：包含片内 EDID RAM、CEC 硬件控制器与 I2C 寄存器管理单元。
1.3 封装与电源资源
芯片采用 64-pin 9×9mm QFN 封装，型号为 IT66630FN，工作温度范围为 -20℃ 至 70℃。主要硬件资源包括：单组 4 对 TMDS 输入、两组 4 对 TMDS 输出、三路独立 DDC 总线、单路 CEC 通道（Port 1），以及 400kHz 编程 I2C 接口。电源系统包含 1.0V 内核/模拟电源与 3.3V IO/模拟电源等多组独立供电轨，共 20 余个电源与接地引脚。HBM ESD 防护等级为 3kV，差分信号速率最高 6Gbps，原生支持 4K@60Hz 与 36-bit Deep Color。
二、核心视频处理机制
2.1 自适应均衡与阻抗校准
RX 模拟前端集成自动阻抗校准电路，上电时可动态检测线缆损耗并调节均衡档位，以补偿高频衰减。TMDS 输入阻抗支持软件断开配置，便于实现低功耗管理。输入差分摆幅支持 150mV 至 1560mV 的宽范围接收，兼容不同源端输出规格。
2.2 独立双路色彩与缩放处理
芯片的核心差异化功能在于双端口独立的视频处理流水线。
CSC 色域转换模块支持 RGB 与 YCbCr 444/422/420 格式之间的相互转换，可根据下游 EDID 自动匹配色彩空间。
4:1 硬件下缩放引擎可将 4K 画面转换为 1080p 输出，无需外接缩放芯片。
两路输出端口可独立选择旁路、CSC 处理或缩放输出三种模式，实现一路输出 4K 原生画面、另一路降为 1080p 同时显示。
2.3 HDCP 版本兼容与 EDID 管理
芯片内置双路独立 HDCP 收发引擎，硬件支持 HDCP 2.x 与 1.x 协议处理，可实现协议版本转换（注：HDCP 2.x 转 1.x 仅限封闭系统应用）。加解密流程由硬件独立完成，不占用寄存器资源。
片内集成 EDID RAM，可存储两组显示参数，两路 TX 端口分别读取对应 EDID，避免双屏分辨率或色域规格不一致导致的握手失败问题。
三、硬件设计关键约束
3.1 多轨电源时序要求
芯片包含 1.0V 内核/模拟电源与 3.3V IO/模拟电源两组主要电源轨。数据手册第 15 页提供了电源时序参考图（Figure 3），具体时序参数请参照 IT66630 Hardware Guidelines 文档。电源噪声方面，各电源轨噪声峰峰值建议控制在 50mV 以内，各电源引脚需就近放置高频去耦电容，模拟 PHY 电源建议增加 LC 滤波。芯片热阻典型值为 30℃/W，结温不超过 125℃。
3.2 TMDS 差分电气参数
基于数据手册提取的关键电气参数如下：
差分对终端匹配阻抗目标值为 100Ω。时序偏移方面，接收端 intra-pair 在 2.25GHz 以上不超过 0.15Tbit + 112ps，inter-pair 不超过 1Tsym；发射端 intra-pair 不超过 0.15Tbit，inter-pair 不超过 0.2Tsym。TX 单端输出摆幅范围为 400~600mV，支持软件调节。
3.3 PCB 布局布线建议
三组 TMDS 差分走线（RX、P0、P1）应分区布线并保证完整连续参考地平面，避免跨分割。同一差分对内走线长度误差建议控制在 5mil 以内。高速 TMDS 走线与 DDC、I2C 等低速控制线间距应不小于 3 倍线宽。HDMI 连接器端口应就近放置 AC 耦合电容与 ESD 防护器件。
四、控制总线与固件开发
4.1 I2C 编程接口
芯片提供两套 I2C 总线：DDC 交互总线用于与 HDMI 源端和接收端通信，PCSCL/PCSDA 为专用编程总线。两条总线电气隔离，互不干扰，均支持最高 400kHz Fast-mode 速率。PCADR 引脚可切换两组 I2C 硬件地址，便于系统中多个芯片的地址管理。INT 中断引脚可用于上报链路状态变化，减少主控轮询开销。
4.2 片内 EDID 与 CEC 管理
芯片内置 EDID RAM，无需外部 EDID ROM，所有显示参数通过 I2C 烧录至片内存储。CEC 总线由内置硬件控制器管理，可简化遥控指令的实现。
五、典型应用场景
IT66630 适用于需要将单路 HDMI 信号同步输出至两台不同规格显示设备的场景，如商用双屏广告机、会议室双投屏分配器、工业监控多屏扩展、车载双后座影音系统等硬件平台。其硬件缩放与色域转换能力可解决新旧终端同时驱动时的分辨率与色彩空间适配问题。