SPI从机模式深度解析：中断、DMA与FIFO的实战配置与避坑指南

1. 从机模式的核心逻辑与设计考量

SPI从机模式，说白了就是“听命行事”。当你的设备被配置为从机时，它的一切通信节奏都掌握在外部主设备手中。主设备提供时钟（SPICLK）和片选（SPIEN，可选），从机只能在时钟边沿到来时，被动地发送或接收数据。这种看似被动的角色，恰恰是很多嵌入式系统中传感器、执行器、外设扩展芯片的常态。理解从机模式，关键在于理解其“响应式”的工作机制，以及如何高效、可靠地处理这种被动数据流。

从机模式的核心挑战在于实时性。主设备随时可能发起传输，从机必须在极短的时间内准备好要发送的数据，并妥善处理接收到的数据。如果处理不及时，就会发生数据丢失（下溢）或数据覆盖（上溢）。为了解决这个问题，现代SPI控制器（如TI的这款）提供了三种核心机制：中断、DMA和FIFO。这三种机制并非互斥，而是可以组合使用，以适应不同的应用场景和对系统资源（CPU负载、响应延迟、数据吞吐量）的不同要求。

中断驱动是最基础也最灵活的方式。CPU通过响应TX_EMPTY（发送寄存器空）和RX_FULL（接收寄存器满）等中断事件，来及时填充发送数据或读取接收数据。这种方式对CPU占用较高，但编程模型直观，适用于数据量不大或传输间隔较长的场景。

DMA（直接存储器访问）则是为了解放CPU。当使能DMA请求后，数据在SPI控制器和内存之间的搬运工作由DMA控制器接管，CPU仅在传输开始和结束时进行配置和状态检查。这极大地降低了CPU中断负载，特别适合大数据量、高频率的连续传输。但DMA的配置相对复杂，且需要协调SPI控制器和DMA控制器的时序。

FIFO（先入先出缓冲区）是一个数据缓存区。它像一个蓄水池，在发送端，CPU可以提前写入多个数据字到FIFO，SPI控制器按需从中取出发送，避免了因CPU响应不及时导致的发送下溢；在接收端，SPI控制器可以将连续收到的多个数据字暂存于FIFO，等待CPU或DMA批量读取，避免了接收溢出。FIFO的引入平滑了数据流，降低了对实时响应的苛刻要求，是提升通信鲁棒性的关键。

在实际项目中，选择哪种或哪几种组合，取决于你的具体需求。如果你需要极低的响应延迟，且数据包很小，纯中断可能就够了。如果需要连续传输数KB的传感器数据，那么“FIFO + DMA”的组合几乎是必选项。而“FIFO + 中断”则是一个折中方案，在保证一定数据吞吐的同时，编程模型比DMA更简单。

2. 关键寄存器配置与工作原理解析

要驾驭SPI从机，必须和它的寄存器打交道。这些寄存器就是控制器的大脑，你的配置决定了它如何“思考”和“反应”。我们重点看几个在从机模式下至关重要的寄存器。

2.1 模式控制与通道配置：设定身份与规则

首先，你需要通过SPI_MODULCTRL寄存器告诉控制器：“你现在是从机了”。将MS位设置为1，控制器就进入从机模式，此时它会等待外部主设备提供的SPICLK和SPIEN信号。PIN34位决定了是使用3线模式（无单独片选）还是4线模式。在从机模式下，通常使用4线模式，片选信号用于指示传输的开始和结束。

接下来，SPI_CHCONF寄存器是通道配置的核心，它定义了通信的具体规则：

• TRM(位13-12): 设置为00，选择“发送与接收模式”，这是最常用的全双工模式。
• WL(位11-7): 设置SPI字长。例如，7h对应8位，Fh对应16位，1Fh对应32位。这里有个关键细节：无论字长多少，数据在32位的SPI_TX和SPI_RX寄存器中总是右对齐的。这意味着如果你传输8位数据，你需要写入SPI_TX寄存器的低8位，高24位会被忽略；读取时，有效数据也在SPI_RX的低8位。
• POL和PHA(位1和位0): 这是SPI的时钟极性和相位，决定了数据在时钟的哪个边沿被采样和输出。必须与主设备严格匹配，否则通信必然失败。CPOL=0/CPHA=0和CPOL=1/CPHA=1是两种最常用的模式。
• FFER和FFEW(位28和位27): 这两个位分别启用接收和发送方向的FIFO缓冲区。这是提升性能的关键。启用后，TX_EMPTY和RX_FULL中断的含义会从“寄存器空/满”变为“FIFO几乎空/几乎满”，触发阈值由SPI_XFERLEVEL寄存器中的AEL和AFL值决定。
• DMAR和DMAW(位15和位14): 使能DMA读请求和写请求。当DMAR使能且接收FIFO中的数据量达到AFL阈值时，会向DMA控制器发出读请求；当DMAW使能且发送FIFO中的空闲空间达到AEL阈值时，会发出写请求。特别注意：一旦使能了DMA请求，对应的TX和RX中断就会被屏蔽，两者不能同时使用。

2.2 中断状态与使能：事件的感知与响应

SPI_IRQSTATUS和SPI_IRQENABLE这对寄存器用于管理中断事件。

• TX_EMPTY: 发送寄存器（或FIFO）为空（或几乎空）。这是通知CPU“该准备下一个要发送的数据了”的信号。
• RX_FULL: 接收寄存器（或FIFO）为满（或几乎满）。这是通知CPU“有数据到了，快来取”的信号。
• TX_UNDERFLOW: 发送下溢。当主设备开始传输，但发送寄存器/FIFO为空，无数据可发时触发。这是一个错误事件，意味着数据丢失。在从机模式下，如果使能了FIFO，理论上可以通过合理设置AEL来避免，但如果CPU/DMA填充不及时，仍可能发生。
• RX_OVERFLOW: 接收溢出。当接收寄存器/FIFO已满，但又有新数据到来时触发。这同样是一个严重的错误事件，意味着新数据覆盖了旧数据。启用FIFO并设置合理的AFL阈值是避免溢出的主要手段。
• EOW: 字计数结束。当使用FIFO且使能了字计数功能（SPI_XFERLEVEL[WCNT]非零），在传输了指定数量的字后触发。这对于需要精确控制传输数据块大小的应用非常有用。

使能相应位(SPI_IRQENABLE)后，这些事件就会触发硬件中断。在中断服务程序(ISR)中，你需要先读取SPI_IRQSTATUS来判断是哪个事件，处理完后（例如，向SPI_TX写数据以清除TX_EMPTY源，或从SPI_RX读数据以清除RX_FULL源），必须向SPI_IRQSTATUS的对应位写1来清除中断状态，否则中断线会一直保持有效。

2.3 传输级别寄存器：FIFO与DMA的节拍器

SPI_XFERLEVEL寄存器是协调FIFO和DMA工作的“节拍器”。

• AEL(Almost Empty Level): 发送FIFO几乎空阈值。当发送FIFO中的剩余空间大于或等于AEL时，会触发TX_EMPTY中断或DMA写请求。例如，FIFO深度为16字，AEL设为4，则当FIFO中空闲位置>=4时，就会请求CPU/DMA来填充数据。
• AFL(Almost Full Level): 接收FIFO几乎满阈值。当接收FIFO中已存数据量大于或等于AFL时，会触发RX_FULL中断或DMA读请求。
• WCNT(Word Count): 字计数器。当使用FIFO时，可以设置一个非零值。控制器在传输完WCNT个数据字后，会产生EOW中断。这在需要传输固定长度数据包的场景下非常方便，可以精确地在传输完成后得到通知，而不必依赖片选信号的边沿（在某些主设备驱动中，片选可能在连续传输中一直保持有效）。

配置心得：AEL和AFL的设置是一种权衡。设得太小（如1），中断/DMA请求会非常频繁，增加系统开销；设得太大，则缓冲作用减弱，增大了下溢/溢出的风险。通常建议设置为FIFO深度的1/4到1/2，例如对于32字节的FIFO，AEL和AFL设为8是一个不错的起点，可以在响应速度和缓冲区余量之间取得平衡。

3. 从机模式驱动实现：中断、DMA与FIFO的实战配置

理解了原理和寄存器，我们来看如何把它们组合起来，写一个健壮的SPI从机驱动。这里我以最常见的“中断+FIFO”和“DMA+FIFO”两种模式为例，给出具体的配置步骤和代码片段。

3.1 基础初始化与从机配置

无论采用哪种高级模式，基础的初始化流程是类似的：

1. 使能模块时钟：通过系统时钟控制模块，打开SPI控制器的时钟门控。
2. 引脚复用配置：将MCU的对应物理引脚配置为SPI功能（MISO, MOSI, SPICLK, SPIEN）。
3. 软件复位：通过写SPI_SYSCONFIG[SOFTRESET]位，将控制器恢复到已知的初始状态，并轮询SPI_SYSSTATUS[RESETDONE]位直到复位完成。
4. 配置主从模式：写SPI_MODULCTRL[MS] = 1，设置为从机模式。
5. 配置通道参数：写SPI_CHCONF寄存器，设定字长(WL)、时钟相位极性(PHA,POL)、片选极性(EPOL)，并根据需要使能FIFO(FFER,FFEW)和DMA(DMAR,DMAW)。

// 示例：配置SPI为从机模式，8位字长，CPOL=0/CPHA=0，使能发送和接收FIFO void SPI_Slave_Init(void) { // 1. 使能SPI模块时钟 (此处为示例，具体函数依平台而定) PRCMPeripheralClkEnable(PRCM_GSPI, PRCM_RUN_MODE_CLK); // 2. 配置引脚复用为SPI功能 (示例) PinTypeSPI(PIN_01, PIN_MODE_7); // MISO PinTypeSPI(PIN_02, PIN_MODE_7); // MOSI PinTypeSPI(PIN_03, PIN_MODE_7); // SPICLK PinTypeSPI(PIN_04, PIN_MODE_7); // SPIEN // 3. 软件复位 SPIReset(GSPI_BASE); while(!(SPISysStatusGet(GSPI_BASE) & SPI_SYSSTATUS_RESETDONE)); // 等待复位完成 // 4. 设置为从机模式，4线制（使用SPIEN） SPIModuleControlSet(GSPI_BASE, SPI_MODULCTRL_MS_MODE_SLAVE | SPI_MODULCTRL_PIN34_4PIN); // 5. 配置通道：收发模式，8位字长，CPOL=0, CPHA=0，SPIEN高有效，使能TX/RX FIFO uint32_t ui32Config = SPI_CHCONF_TRM_TX_RX | // 收发模式 SPI_CHCONF_WL_8BIT | // 8位字长 SPI_CHCONF_EPOL_HIGH_ACTIVE | // SPIEN高电平有效 SPI_CHCONF_POL_LOW | // CPOL=0 SPI_CHCONF_PHA_FIRST_EDGE | // CPHA=0 SPI_CHCONF_FFEW_ENABLE | // 使能发送FIFO SPI_CHCONF_FFER_ENABLE; // 使能接收FIFO SPIChannelConfigSet(GSPI_BASE, ui32Config); // 6. 配置FIFO阈值：AEL和AFL均设为8（假设FIFO深度32字节） SPIFIFOLvlSet(GSPI_BASE, SPI_XFERLEVEL_AEL_OF(8) | SPI_XFERLEVEL_AFL_OF(8)); // 7. 使能SPI通道 SPIEnable(GSPI_BASE); }

3.2 中断驱动模式实现

在中断模式下，我们主要响应TX_EMPTY和RX_FULL事件。

// 全局变量，用于数据交换 volatile uint8_t g_ui8TxBuffer[256]; volatile uint8_t g_ui8RxBuffer[256]; volatile uint32_t g_ui32TxIndex = 0; volatile uint32_t g_ui32RxIndex = 0; volatile uint32_t g_ui32DataLength = 0; // 需要发送/接收的数据总长度 void SPI_Slave_Int_Init(void) { // ... 执行上述基础初始化步骤1-7 ... // 8. 注册中断服务函数 SPIIntRegister(GSPI_BASE, SPI_Slave_IRQHandler); // 9. 使能特定的中断：发送空和接收满 SPIIntEnable(GSPI_BASE, SPI_INT_TX_EMPTY | SPI_INT_RX_FULL); // 10. 使能全局中断（NVIC） IntMasterEnable(); } // SPI从机中断服务函数 void SPI_Slave_IRQHandler(void) { uint32_t ui32Status; // 读取并清除中断状态 ui32Status = SPIIntStatus(GSPI_BASE, true); SPIIntClear(GSPI_BASE, ui32Status); // 处理发送空中断：需要填充发送FIFO if(ui32Status & SPI_INT_TX_EMPTY) { // 计算FIFO中剩余的空闲位置（简化处理，实际需根据AEL和FIFO状态计算） // 这里假设每次中断都尽可能填满FIFO while((SPIFIFOLvlGet(GSPI_BASE) & SPI_FIFO_TX_EMPTY) && (g_ui32TxIndex < g_ui32DataLength)) { SPIDataPutNonBlocking(GSPI_BASE, g_ui8TxBuffer[g_ui32TxIndex++]); } // 如果所有数据已发送完毕，可以禁用TX_EMPTY中断，避免不必要的触发 if(g_ui32TxIndex >= g_ui32DataLength) { SPIIntDisable(GSPI_BASE, SPI_INT_TX_EMPTY); } } // 处理接收满中断：需要读取接收FIFO if(ui32Status & SPI_INT_RX_FULL) { // 读取FIFO中的所有可用数据 while(!(SPIFIFOLvlGet(GSPI_BASE) & SPI_FIFO_RX_EMPTY) && (g_ui32RxIndex < sizeof(g_ui8RxBuffer))) { SPIDataGetNonBlocking(GSPI_BASE, (uint32_t*)&g_ui8RxBuffer[g_ui32RxIndex++]); } // 这里可以添加判断，当接收数据达到预期长度时，进行后续处理 } // 注意：TX_UNDERFLOW和RX_OVERFLOW是错误，通常也应处理，例如记录错误标志 if(ui32Status & (SPI_INT_TX_UNDERFLOW | SPI_INT_RX_OVERFLOW)) { // 设置错误标志，在主循环中处理 g_bSPIError = true; } }

注意事项：

• 在中断服务程序(ISR)中，务必先读取中断状态，再清除中断标志。顺序反了可能导致丢失在读取状态后、清除标志前发生的中断。
• 使用NonBlocking（非阻塞）函数读写数据寄存器，因为在ISR中阻塞等待会带来不可预测的延迟。
• TX_EMPTY中断在通道刚使能时就会立即触发一次，因为此时发送寄存器/FIFO肯定是空的。因此，在使能中断前，最好先预填充一些数据到发送FIFO，或者准备好发送缓冲区和索引。

3.3 DMA驱动模式实现

DMA模式配置更为复杂，因为它涉及SPI控制器和DMA控制器的协同。以下是一个概念性流程：

1. SPI侧配置：在SPI_CHCONF中使能DMAR和/或DMAW。配置SPI_XFERLEVEL中的AFL和AEL，它们将作为DMA请求的触发阈值。
2. DMA控制器配置：
   • 发送DMA通道：源地址为内存中的发送缓冲区，目的地址为SPI的SPI_TX寄存器（或FIFO写入地址）。传输宽度需与SPI字长匹配（8/16/32位）。配置为外设到内存的传输，由SPI的DMA写请求触发。
   • 接收DMA通道：源地址为SPI的SPI_RX寄存器（或FIFO读取地址），目的地址为内存中的接收缓冲区。配置为内存到外设的传输，由SPI的DMA读请求触发。
3. 启动传输：使能SPI通道，然后启动DMA传输。DMA控制器会在SPI FIFO达到阈值时自动搬运数据。
4. 传输完成处理：DMA传输完成通常会产生DMA中断。在DMA完成中断中，你可以检查传输的字节数是否正确，然后处理接收到的数据或准备下一次发送。

// 伪代码，展示DMA配置思路 void SPI_Slave_DMA_Init(void) { // ... 执行基础初始化步骤1-7 ... // 在步骤5中，需要额外使能DMA请求 ui32Config |= SPI_CHCONF_DMAR_ENABLE | SPI_CHCONF_DMAW_ENABLE; SPIChannelConfigSet(GSPI_BASE, ui32Config); // 配置DMA控制器（以TI的UDMA为例，流程类似） // 1. 配置DMA控制表，设置源地址、目的地址、传输数量、仲裁大小等。 // 2. 将DMA通道与SPI的DMA请求信号（例如SPI_RX_DMA_REQ, SPI_TX_DMA_REQ）关联。 // 3. 设置DMA传输模式为“基本模式”或“Ping-Pong模式”，后者可实现双缓冲，提高效率。 // 4. 使能DMA通道。 // 预填充发送缓冲区 memcpy(g_ui8TxBuffer, data_to_send, send_len); g_ui32DataLength = send_len; // 使能SPI通道，传输开始 SPIEnable(GSPI_BASE); // DMA传输会由SPI的FIFO阈值事件自动触发 }

DMA配置核心要点：

• 数据对齐：确保DMA的传输数据宽度与SPI字长对齐，并且内存缓冲区地址也满足该数据宽度的对齐要求（例如32位传输要求地址4字节对齐）。
• 仲裁大小(Arbitration Size)：DMA控制器一次传输的单元大小。应设置为与AEL/AFL阈值相匹配的值。例如，如果AEL=8（字节），且SPI字长为8位，那么DMA的仲裁大小可以设置为8，这样每次DMA写请求就正好填充8字节到FIFO。
• 传输完成：依赖DMA中断来判断一批数据是否传输完毕，而不是SPI的EOW中断。EOW在DMA模式下可能仍有其他用途。

3.4 FIFO模式下的传输流程与字计数使用

当使能FIFO后，数据传输流程发生了变化。控制器不再针对单个字的传输产生频繁的事件，而是基于FIFO的填充水平来触发中断或DMA请求。这大大减轻了CPU的负担。

字计数(WCNT)功能是一个高级特性。当你在SPI_XFERLEVEL[WCNT]中设置一个非零值N，SPI控制器会在传输完N个SPI字后，产生一个EOW中断。这个功能非常有用：

• 固定长度数据包：如果你与主设备约定每次传输固定N个字，那么EOW中断就是一个清晰的“本次传输结束”信号，比监测片选信号更可靠（特别是主设备可能在一个片选有效期内发起多次传输时）。
• 与DMA配合：你可以将DMA的传输总数设置为WCNT，然后同时使能EOW中断。当DMA完成传输（即搬运了N个字）且SPI也发送完N个字时，EOW中断触发，你可以安全地进行后续处理，确保数据已经完全“飞出”或“收进”。

配置字计数的示例：

// 配置传输字计数为128 SPIFIFOLvlSet(GSPI_BASE, SPI_XFERLEVEL_WCNT_OF(128)); // 使能EOW中断 SPIIntEnable(GSPI_BASE, SPI_INT_EOW);

在EOW中断服务程序中，你需要清除中断标志，并可以执行诸如切换数据缓冲区、通知主循环数据块就绪等操作。

4. 常见问题、调试技巧与避坑指南

在实际调试SPI从机驱动时，你肯定会遇到各种奇怪的问题。下面是我踩过的一些坑和总结的排查思路。

4.1 通信完全无数据

• 检查时钟和相位极性(POL,PHA)：这是最常见的问题。务必使用逻辑分析仪或示波器，抓取主设备发出的SPICLK、MOSI和SPIEN信号，确认其极性和相位。然后严格对照着配置从机的POL和PHA位。一个简单的记忆方法是：CPHA决定了数据采样的边沿（第一个边沿还是第二个边沿），CPOL决定了时钟空闲时的电平。
• 检查引脚配置：确认MISO、MOSI、SPICLK、SPIEN的引脚复用功能是否配置正确。一个常见的错误是把MISO和MOSI接反了。
• 检查从机使能：确认SPI_MODULCTRL[MS]已设置为1（从机），并且SPI_CHCTRL或相关使能位已经置起，通道已启用(SPIEnable）。
• 检查主设备片选：确认主设备的SPIEN信号是否有效，以及从机配置的片选极性(EPOL)是否与之匹配。

4.2 能收不能发，或能发不能收

• 检查数据方向配置：在SPI_CHCONF中，IS位选择接收数据线，DPE0和DPE1位控制发送数据线。确保你的硬件连接（使用哪条数据线）与软件配置一致。例如，如果你将设备MISO接主设备MOSI（这是标准的），那么从机应配置为在SPIDAT[0]上发送(DPE0=0)，并从SPIDAT[1]接收(IS=1)。
• 检查发送数据准备：在从机模式下，必须在主设备发起传输（拉低片选并给出时钟）之前，将要发送的第一个数据写入发送寄存器(SPI_TX)或FIFO。如果主设备开始传输时你的发送缓冲区是空的，就会触发TX_UNDERFLOW，并且发送出去的数据是未定义的（通常是旧数据或0）。
• 检查中断/DMA是否正常响应：如果使用中断，用调试器检查是否进入了ISR。如果使用DMA，检查DMA控制器的状态寄存器，确认传输是否被触发并完成。

4.3 数据错位或字节顺序错误

• 检查字长(WL)和数据对齐：确保主从双方设置的SPI字长一致（都是8位、16位等）。记住，数据在SPI_TX/RX寄存器中是右对齐的。如果你要发送一个16位数据0xABCD，你应该写入SPI_TX寄存器的值是0x0000ABCD，高16位会被忽略。读取时，你从SPI_RX读到的32位值，其低16位才是有效数据。
• 检查字节序(Endianness)：如果传输的是多字节数据（如32位整数），需要确认主从设备系统的字节序（大端/小端）是否一致。如果不一致，需要在软件层进行字节序转换。

4.4 FIFO/DMA模式下数据丢失或错误

• 阈值(AEL,AFL)设置不当：阈值设得太高，可能导致FIFO在请求到来前就已下溢或溢出。设得太低，则请求过于频繁。建议结合传输速率和CPU/DMA响应时间来调整。例如，如果SPI时钟是1MHz，CPU处理一次中断需要10us，那么FIFO深度至少需要能容纳10us内传输的数据量（10字节@1MBps），AEL应小于（深度 - 该数据量）。
• DMA传输宽度/数量不匹配：确保DMA的传输数据宽度（8/16/32位）与SPI字长完全一致。同时，DMA的传输总数量应与你需要搬运的数据总量匹配。如果使用WCNT，要协调好DMA传输计数与WCNT的关系。
• 缓冲区管理问题：在DMA或中断+FIFO模式下，通常使用双缓冲区（Ping-Pong Buffer）。确保在切换缓冲区时，旧数据的传输已经完成，新数据已经就位。使用EOW中断或DMA传输完成中断作为缓冲区切换的同步点是非常可靠的。

4.5 调试工具与技巧

1. 逻辑分析仪是你的最佳朋友：投资一个哪怕是最基础的逻辑分析仪（如Saleae Logic系列）。它能直观地显示SPI总线上的时钟、数据、片选波形，让你一眼看出相位、极性、数据内容是否正确，是排查硬件时序问题的终极武器。
2. 善用寄存器查看：在调试器中，实时查看关键寄存器：SPI_IRQSTATUS（中断状态）、SPI_CHSTAT（通道状态，如TXS、RXS）、SPI_SYSSTATUS（复位状态）。这能帮你快速定位是配置错误、中断未触发还是FIFO状态异常。
3. 从简到繁：先让最简单的“轮询(Polling)模式”工作起来。在轮询模式下，你通过不断查询SPI_CHSTAT寄存器的TXS（发送空）和RXS（接收满）位来收发数据。这能排除中断和DMA配置的复杂性，验证最底层的通信链路和寄存器配置是否正确。
4. 添加调试输出：在中断服务程序或DMA回调函数的入口处，打印简单的日志（如果系统支持），或者翻转一个GPIO引脚的电平，用示波器测量中断响应时间。这能帮你确认中断是否被触发，以及ISR的执行时间是否在允许范围内。

最后，关于从机模式下的TX_UNDERFLOW和RX_OVERFLOW错误，我的经验是：在使能FIFO并合理设置阈值后，这些错误通常意味着你的系统设计或代码逻辑存在根本性问题，比如CPU负载过高无法及时响应中断，或者DMA带宽不足。它们不应该在正常操作中频繁出现。一旦出现，你需要重新评估你的系统实时性是否满足SPI通信速率的要求。