当前位置：首页 > news >正文

嵌入式USB接收端点寄存器配置详解：从FIFO、DMA到双缓冲实战

news 2026/7/21 23:06:53

1. 项目概述与核心价值

搞嵌入式USB开发，尤其是用TI的C2000系列这类微控制器，最让人头疼的往往不是协议栈本身，而是如何与控制器那些密密麻麻的寄存器打交道。手册里一个寄存器动辄十几页，每个位域都像是一个谜语，配置错了数据就传不动，或者时好时坏，调试起来能让人抓狂。今天，我就以自己最近在TMS320F28069上折腾USB批量传输的实际经历为蓝本，深入拆解USB控制器接收端点（RX Endpoint）的寄存器配置逻辑和数据传输机制。这不仅仅是读手册，更是把手册里冰冷的位描述，翻译成你写代码时能直接用的“操作指南”和“避坑清单”。

USB数据传输的核心是端点（Endpoint），你可以把它理解成USB设备内部的一个个“数据收发窗口”。主机（Host）和设备（Device）之间的所有通信，都是通过向这些“窗口”发送或索取数据包来完成的。而控制这些“窗口”如何工作、能接收多大数据、当前状态如何的，正是一系列精心设计的寄存器。对于接收端点（即主机发送数据到设备，或设备从主机读取数据的端点），其配置直接决定了你的系统能多快、多稳地“吃”下数据。无论是做高速数据采集卡、工业HMI设备，还是任何需要可靠外设通信的嵌入式产品，吃透这部分都至关重要。

本文将以TMS320x2806x的USB控制器模块为例，聚焦于接收端点的核心寄存器组：USBRXMAXP（最大包长）、USBRXCSRL/H（控制与状态）、USBRXCOUNT（字节计数）等。我会带你跳出手册的平铺直叙，从系统设计者的视角，分析每个关键配置位背后的设计意图，分享在配置批量（Bulk）传输、中断（Interrupt）传输时，如何根据FIFO大小、DMA策略来权衡设置，并附上我调试过程中遇到的几个典型“坑”及其解决方案。目标是让你看完后，不仅能配置通，更能理解为什么这么配，从而在面对其他USB控制器时也能举一反三。

2. 接收端点寄存器全景与设计逻辑

在深入每个寄存器之前，我们得先有个全景图。TMS320x2806x的USB控制器为每个非控制端点（EP1-EP3）都配备了一套独立的寄存器组，用于分别管理发送（TX）和接收（RX）方向。对于接收端点，核心的寄存器包括：

USBRXMAXP[n]：定义单次事务能接收的最大数据载荷。这是配置的起点，它受限于USB协议、FIFO大小和双缓冲策略。
USBRXCSRL[n]和USBRXCSRH[n]：这是控制与状态的核心。低字节寄存器（CSRL）包含了数据就绪（RXRDY）、FIFO满（FULL）、错误标志等实时状态位，以及清FIFO（FLUSH）、请求数据包（REQPKT）等控制位。高字节寄存器（CSRH）则包含了一些高级功能控制位，如自动清除（AUTOCLR）、自动请求（AUTORQ）、DMA使能（DMAEN）和数据翻转（DT）等。
USBRXCOUNT[n]：一个只读寄存器，告诉你当前在FIFO中排队等待读取的数据包有多少个字节。这是软件判断该读取多少数据的关键。
USBRXTYPE[n]和USBRXINTERVAL[n]：这两个寄存器主要在主机模式下使用，用于配置目标端点的类型（控制、批量、中断）、速度（全速、低速）以及轮询间隔或NAK超时限制。
USBRQPKTCOUNT[n]：用于主机模式下的块传输（Block Transfer），指定要连续请求的数据包数量。
USBRXDPKTBUFDIS：一个全局寄存器，用于禁用或启用特定端点的双包缓冲功能。

这些寄存器并非孤立存在，它们与USB控制器的FIFO内存、DMA引擎以及中断系统紧密耦合。配置的思路是一个自上而下的过程：首先根据应用需求（带宽、实时性）确定传输类型（批量或中断），然后根据可用FIFO资源决定最大包长和是否启用双缓冲，接着配置DMA和自动控制逻辑以减轻CPU负担，最后才是编写状态查询和错误处理的中断服务程序。下面，我们就逐个击破。

2.1 USBRXMAXP：设定数据接收的“车道宽度”

USBRXMAXP寄存器（n=1,2,3）的位[10:0]（MAXLOAD字段）定义了单个USB事务（Transaction）能传输的最大字节数。这个概念好比是设定一条车道的宽度，它决定了单次能通过的最大货车尺寸。

配置背后的考量：

协议限制：对于全速（Full-Speed）USB的批量传输，协议规定的最大数据包大小是64字节；中断传输也是64字节。虽然这个寄存器的理论最大值是1024（2^10），但在全速模式下，你绝不能超过64，否则硬件行为将是未定义的。这是第一个容易踩的坑：盲目设大。
FIFO容量约束：这是更实际的限制。每个端点的FIFO大小是固定的硬件资源。假设EP1的RX FIFO只有128字节。如果你设置MAXLOAD=64，那么在不启用双缓冲时，FIFO刚好能容纳两个最大包。手册中特别强调：“写入此寄存器的值所代表的数据总量不得超过发送端点的FIFO大小，如果需要双缓冲，则不得超过FIFO大小的一半。” 这意味着：
- 如果MAXLOAD = 64，FIFO大小需 >= 64字节（无双缓冲）或 >= 128字节（有双缓冲）。
- 双缓冲是为了实现“乒乓操作”。当CPU或DMA正在读取FIFO缓冲区A的数据时，USB核心可以同时将下一个数据包写入缓冲区B，从而隐藏数据搬运的延迟，提高吞吐率。启用双缓冲后，每个缓冲区的最大容量就是MAXLOAD，因此两个缓冲区总容量2 * MAXLOAD不能超过总FIFO大小。
偶数字节要求：手册Note明确指出，为了在DMA基本模式下正确生成中断，USBRXMAXP[n]必须设置为偶数。这是因为DMA传输通常以字（4字节）或半字（2字节）为单位对齐，奇数设置可能导致DMA传输计数和实际数据包字节数对不齐，引发难以调试的中断丢失或数据错位问题。我的经验是，在任何情况下，都将其设置为偶数，这是一个好习惯。

实操配置示例：假设我们为EP1配置一个全速批量传输接收端点，其专用RX FIFO大小为128字节。

目标：希望启用双缓冲以获得更高吞吐。
计算：双缓冲要求2 * MAXLOAD <= FIFO_SIZE (128)，所以MAXLOAD <= 64。同时满足全速批量传输上限64字节，且取偶数。
配置值：MAXLOAD = 64(0x40)。这是最优且安全的配置。

代码示意（C语言）：

// 假设 USB_CTRL_BASE 是USB控制器寄存器基地址 #define USB_RX_MAXP_EP1 (*(volatile uint16_t*)(USB_CTRL_BASE + 0xXX)) // 替换为实际偏移量 USB_RX_MAXP_EP1 = 64; // 设置最大负载为64字节

2.2 USBRXCSRL/H：数据传输的“指挥中心”

这对寄存器是软件与USB接收硬件交互的核心门户。USBRXCSRL（低字节）更像是一个“现场指挥”，反映实时状态并执行即时操作；USBRXCSRH（高字节）则像“后台策略中心”，配置一些自动化的行为模式。

2.2.1 USBRXCSRL：状态监控与即时控制

我们以主机模式下的USBRXCSRL为例，逐位解析其工程意义：

RXRDY (Bit 0)：这是最重要的状态位之一。当硬件接收到一个完整的数据包并将其存入FIFO后，此位自动置1。它告诉软件：“FIFO里有货，快来取！” 读取数据的操作必须发生在此位为1时。取走数据后，你需要清除此位，通知硬件“我已处理完，可以接收下一个包了”。清除方式有两种：手动写1清除，或依靠AUTOCLR位自动清除。
关键细节：手册提到，如果使用DMA卸载FIFO，数据总是以4字节为单位被读取，与MAXLOAD值无关。这意味着，即使你的数据包不是4的倍数，DMA也会按4字节块读。软件在处理DMA完成中断时，需要依据USBRXCOUNT（实际字节数）而非DMA传输计数来判断有效数据长度，否则会多读无效字节。
FULL (Bit 1)：FIFO满标志。当FIFO中没有足够空间容纳下一个最大数据包时，此位置1。这是一个流控信号。如果主机继续发送数据，而FIFO已满，控制器可能会返回NAK（未就绪）握手包。在软件设计中，监控此位有助于了解数据是否堆积，但更常见的做法是保证及时读取（通过中断或DMA），不让FIFO满的情况发生。
ERROR (Bit 2)：错误标志。仅对批量和中断传输有效。当硬件尝试接收一个数据包但连续失败三次（例如，始终收到错误或超时）时，此位置1。此位必须由软件写1清除。出现此错误通常意味着物理连接问题或对端设备异常。
DATAERR/NAKTO (Bit 3)：在主机模式下，此位功能与传输类型相关。对于批量端点，它表示“NAK超时”——即端点因长时间（超过USBRXINTERVAL寄存器设置的NAKLMT时间）收到NAK响应而暂停。这通常是因为对端设备（Device）的FIFO一直未就绪。软件需要清除此位以恢复端点传输。
FLUSH (Bit 4)：刷新FIFO。写1可丢弃当前在FIFO中等待读取的下一个数据包，并复位FIFO指针，同时清除RXRDY位。这是一个危险操作！手册用Note强烈警告：此位应仅在RXRDY位为1时设置。在其他时间设置可能导致数据损坏。因为如果在硬件正在写入FIFO时进行刷新，会破坏内部状态机。它的典型用途是：当接收到错误或不需要的数据包时，软件需要清空FIFO以重新同步。
REQPKT (Bit 5)：请求数据包（仅主机模式有效）。向此位写1，会向目标设备发起一个IN令牌事务，请求数据。当请求的数据包被接收（RXRDY置1）后，此位自动清零。这是主机主动“拉取”数据的开关。
STALLED (Bit 6)：端点停滞标志。当从设备收到STALL握手包时，此位置1。STALL表示端点存在不可恢复的错误（如不支持请求、端点挂起）。软件必须检测并处理此状态，通常需要清除此位（写1）并可能重新配置端点。
CLRDT (Bit 7)：清除数据翻转（Data Toggle）。写1会清除USBRXCSRH中的DT位。数据翻转是USB用于保证数据包顺序和完整性的机制（类似TCP的序列号）。在端点初始化或从错误中恢复时，需要同步主机和设备两端的DT值，此时会用到此位。

2.2.2 USBRXCSRH：自动化与高级控制

AUTOCLR (Bit 7)：自动清除使能。这是提升效率的关键位。当此位置1时，一旦从接收FIFO中卸载的数据量恰好等于USBRXMAXP设定的最大包长，RXRDY位会自动清零。这非常适合固定长度数据包的传输，可以省去软件手动清除RXRDY的操作。但是，请注意陷阱：如果接收到的数据包是短包（Short Packet，长度小于MAXLOAD），RXRDY不会自动清除，必须由软件手动清除。短包常用于标识一个传输阶段的结束（例如，文件传输完成）。如果你的应用可能接收变长包或短包，就需要在中断服务程序中判断USBRXCOUNT，并决定是否手动清除RXRDY。
AUTORQ (Bit 6, 主机模式)：自动请求使能。这是实现连续流传输的利器。当此位置1且RXRDY位被清除（表示上一个包已取走）时，硬件会自动设置REQPKT位，发起下一个数据包请求。这相当于开启了“自动巡航”模式，软件只需在开始时触发一次请求，后续的数据流会自动进行，直到遇到错误或达到预定传输量（结合USBRQPKTCOUNT）。这极大地减轻了CPU负担，尤其在高带宽场景下。
DMAEN (Bit 5)：DMA请求使能。置1后，当RXRDY为1（FIFO中有数据）时，USB控制器会向DMA控制器发出请求，将FIFO中的数据直接搬运到系统内存。配置此位需同步配置USBDMASEL寄存器，将特定的RX端点映射到DMA通道（DMARX）。这是实现零CPU开销数据接收的标准方法。
DMAMOD (Bit 3)：DMA模式选择。此位控制DMA传输完成中断的生成方式。
- 0：每完成一个数据包（Packet）的DMA传输就产生一次中断。适用于需要实时处理每个包的应用。
- 1：仅在整次DMA传输（可能包含多个数据包，由DMA配置决定）全部完成后才产生一次中断。适用于大数据块搬运，减少中断频率。
- 重要警告：手册明确指出，不能在清除DMAEN位的同时或之前清除DMAMOD位。否则可能导致DMA状态机混乱。安全的操作顺序是：先停止DMA传输（通过DMA控制器），然后清除DMAEN，最后再修改DMAMOD。
DT (Bit 1) 和 DTWE (Bit 2)：数据翻转位及其写使能。DT位反映了当前接收端期望的数据包翻转状态（0为DATA0，1为DATA1）。DTWE是写使能，置1后软件可以改写DT位，通常只在端点初始化或错误恢复时，将其重置为期望的初始状态（通常为0）。

2.3 USBRXCOUNT与USBRQPKTCOUNT：精准的数据管理

USBRXCOUNT[n]：这是一个只读的“尺子”。当RXRDY为1时，读取此寄存器可以获得当前FIFO中待读取数据包的确切字节数。这是软件决定读取多少数据的唯一可靠依据。切记：它的值在FIFO被卸载时会动态变化，且仅在RXRDY=1时有效。在DMA模式下，你可以用这个值来校验DMA传输的字节数是否正确。
USBRQPKTCOUNT[n]：主机模式下的“批量请求计数器”。当AUTORQ使能时，你可以在此寄存器中设置一个期望接收的数据包数量（N）。硬件会在每次自动发起请求（REQPKT）后递减此计数器，直到减为0。这用于实现无需CPU干预的固定长度数据块接收。注意：手册说明，在FIFO内合并成单个大包的多个数据包，在此只计为1个包。这指的是USB控制器可能做的包聚合优化。

2.4 双缓冲配置：吞吐量的倍增器

USBRXDPKTBUFDIS寄存器用于全局禁用或启用特定端点的接收双包缓冲。默认情况下，双缓冲是启能的（复位后对应位为1）。什么情况下需要禁用它？

FIFO空间极其紧张：如果你的MAXLOAD设置很大，接近FIFO总大小的一半，启用双缓冲可能导致每个缓冲区空间不足，反而容易触发FULL标志。此时禁用双缓冲，将整个FIFO作为一个大缓冲区使用，可能更简单有效。
对数据实时性有极端要求：双缓冲引入了“乒乓”切换，虽然平均吞吐高，但单个数据包的延迟可能略高于单缓冲（因为要等整个缓冲区填满或切换）。在某些极低延迟的同步应用中，可能会选择禁用。
调试阶段：在初期调试数据流时，禁用双缓冲可以使数据流更简单、更可预测，便于定位问题。

配置建议：在资源允许的情况下（2*MAXLOAD <= FIFO_SIZE），优先启用双缓冲。它能显著平滑数据流，避免因软件读取延迟导致的FIFO溢出或主机NAK超时。

3. 从零配置一个批量传输接收端点：实战流程

理论说了这么多，我们来实战配置一个EP1作为全速批量输入（IN from host perspective, OUT from device perspective）端点。假设应用��景是：设备从主机接收不定长的数据块，使用DMA搬运到内存，并利用双缓冲。

3.1 步骤一：确定参数与初始化规划

传输类型：批量传输（Bulk）。可靠，无固定延迟保证，但带宽利用率高。
端点方向：接收（RX）。
FIFO分配：查手册得知，EP1 RX FIFO大小为128字节。
目标配置：
- 最大包长（MAXLOAD）：64字节（满足协议上限，且2*64=128，刚好占满双缓冲）。
- 启用双缓冲。
- 启用DMA，模式为每包传输完成中断（便于处理短包）。
- 启用AUTOCLR（因为包长固定为64，除非是短包）。
- （主机模式）启用AUTORQ并设置USBRQPKTCOUNT。

3.2 步骤二：寄存器配置代码实现（设备端视角）

// 假设已定义好寄存器地址和必要的宏 #define USB_RX_MAXP_EP1 (*(volatile uint16_t*)(USB_BASE + 0x120)) #define USB_RX_CSRL_EP1 (*(volatile uint8_t*)(USB_BASE + 0x122)) #define USB_RX_CSRH_EP1 (*(volatile uint8_t*)(USB_BASE + 0x123)) #define USB_RX_TYPE_EP1 (*(volatile uint8_t*)(USB_BASE + 0x124)) // 主机模式用 #define USB_RX_INTERVAL_EP1 (*(volatile uint8_t*)(USB_BASE + 0x125)) // 主机模式用 #define USB_RX_DPKTBUFDIS (*(volatile uint16_t*)(USB_BASE + 0x340)) void USB_InitEP1_RxBulk(void) { // 1. 确保端点索引选中EP1 (操作索引寄存器，此处省略，假设已选中) // USBRXIDX = 1; // 2. 配置最大包长：64字节，偶数 USB_RX_MAXP_EP1 = 64; // 0x40 // 3. 配置USBRXCSRH: 启用AUTOCLR, 启用DMA，设置DMAMOD为每包中断 USB_RX_CSRH_EP1 = 0; USB_RX_CSRH_EP1 |= (1 << 7); // 设置AUTOCLR位 USB_RX_CSRH_EP1 |= (1 << 5); // 设置DMAEN位 // DMAMOD位默认为0（每包中断），符合要求，无需设置 // 4. 配置USBRXCSRL: 初始状态，清除可能存在的错误标志 USB_RX_CSRL_EP1 = 0; // 如果需要，可以在这里清除STALLED等标志: USB_RX_CSRL_EP1 |= (1<<6); // 写1清STALLED // 5. 确保双缓冲使能（默认就是使能的，这里显式操作一下） // USBRXDPKTBUFDIS的EP1位为1表示使能双缓冲。我们不清除它（即保持为1）。 // USB_RX_DPKTBUFDIS &= ~(1 << 1); // 这是禁用操作，不要执行！ // 通常不需要动这个寄存器，除非要禁用。 // 6. （仅主机模式）配置端点类型和轮询间隔 // USB_RX_TYPE_EP1 = (0x2 << 4) | (1 & 0xF); // PROTO=2 (Bulk), TEP=1 (目标端点号) // USB_RX_INTERVAL_EP1 = 0; // 对于批量传输，NAK超时功能可先禁用 // 7. 配置DMA控制器（非USB寄存器，但相关）： // - 设置DMA源地址为USB接收FIFO地址（固定）。 // - 设置DMA目的地址为内存缓冲区地址。 // - 设置传输数据量为64字节（或根据USBRXCOUNT动态调整）。 // - 将USB EP1的RX DMA请求映射到该DMA通道（配置USBDMASEL寄存器）。 // - 使能DMA通道。 }

3.3 步骤三：中断服务程序（ISR）处理逻辑

即使使用了DMA和AUTOCLR，中断处理仍然是必不可少的，主要用于处理传输完成、错误和短包。

// 假设USB接收中断服务程序 #pragma INTERRUPT(usbRxISR, IRQ) void usbRxISR(void) { uint16_t intr_status = USB_RXIS; // 读取接收中断状态寄存器 if (intr_status & (1 << 1)) { // EP1中断标志 uint8_t csrl = USB_RX_CSRL_EP1; uint16_t byte_count = USB_RX_COUNT_EP1; // 假设已定义 // 检查错误 if (csrl & (1 << 6)) { // STALLED // 处理STALL，通常需要重新配置端点 USB_RX_CSRL_EP1 |= (1 << 6); // 写1清除STALLED位 // ... 可能的端点恢复逻辑 ... } if (csrl & (1 << 2)) { // ERROR // 处理接收错误，如重试或上报 USB_RX_CSRL_EP1 |= (1 << 2); // 写1清除ERROR位 } // 检查数据就绪（RXRDY）。在DMA+AUTOCLR模式下，对于完整包，RXRDY可能已被自动清除。 // 但如果是短包，或者我们想手动处理，需要检查。 if (csrl & 0x01) { // RXRDY = 1 // 获取实际字节数 if (byte_count < 64) { // 这是一个短包！表示本次传输结束。 // 1. 处理这最后一部分数据（DMA可能已经搬运，但需要根据byte_count修正） processReceivedData(buffer, byte_count); // 假设buffer由DMA填充 // 2. 因为AUTOCLR对短包无效，必须手动清除RXRDY USB_RX_CSRL_EP1 |= 0x01; // 写1清除RXRDY位 // 3. 可以准备下一个传输阶段或通知应用层 signalTransferComplete(); } else { // 这是一个完整包（64字节），理论上AUTOCLR已处理，RXRDY为0。 // 但DMA传输完成中断可能同时触发，这里可以做一些簿记工作。 packetCounter++; } } // 清除USB控制器级别的EP1中断标志（通常在另一个寄存器中） USB_RXIS = (1 << 1); // 写1清除对应位 } }

4. 常见问题排查与调试心得

在实际调试中，寄存器配置看似正确但数据就是不来的情况太常见了。下面是我总结的几个典型问题及排查思路。

4.1 问题一：RXRDY位永远不置1，收不到数据

可能原因1：端点未使能或未正确配置类型。
- 排查：检查端点使能寄存器（USBINDEX是否选中正确端点？USBRXTYPE是否配置了正确的传输类型（Bulk/Interrupt）和目标端点号？在设备模式下，端点的使能和配置通常由设备控制器根据主机枚举请求自动完成，但初始化阶段仍需软件正确设置硬件资源。
- 心得：在设备初始化代码中，除了配置USBRXMAXP，务必确认USB核心的全局使能、PHY使能、以及端点功能使能位都已正确打开。有时候手册会把这些位分散在不同的电源/时钟控制寄存器里。
可能原因2：FIFO分配冲突。
- 排查：USB控制器的总FIFO内存是共享的。你是否为TX和其他RX端点分配了过多的FIFO空间，导致当前RX端点实际可用的FIFO小于MAXLOAD甚至为0？检查FIFO分配寄存器（如USBFIFOx）。
- 心得：在项目初期就用一张表格规划好所有端点的类型、方向和最大包长，计算所需FIFO总和，确保不超过控制器上限。TI的芯片通常提供工具或示例代码来分配FIFO。
可能原因3：（主机模式）未发起请求。
- 排查：在主机模式下，数据不会自动到来。检查USBRXCSRL的REQPKT位是否被置1。如果使用了AUTORQ，检查USBRQPKTCOUNT是否已设置大于0的值，并且RXRDY位是否已被清除（以触发下一次自动请求）。
- 心得：主机模式的流程是“请求-等待-读取”循环。确保这个循环被正确启动。一个常见的错误是只设置了一次REQPKT，收到一个包后没有继续请求。

4.2 问题二：能收到数据，但数据错乱或丢失

可能原因1：数据翻转（Data Toggle）不同步。
- 现象：交替出现数据包被接受和被忽略（主机端看到NAK/ACK交替，但设备端只收到一半数据）。
- 排查：检查USBRXCSRH中的DT位。在通信开始时，主机和设备的DT必须同步（通常从DATA0开始）。如果设备复位后DT状态是随机的，而主机从DATA0开始发，第一个包可能对不上。在端点初始化时，显式地使用CLRDT位将DT清零。
- 心得：总是在端点初始化或从STALL恢复后，执行一次DT同步操作（置CLRDT位，然后确保DT为0）。
可能原因2：DMA传输字节数不对齐。
- 现象：使用DMA时，数据能搬移，但每隔几包就会出现错位或CRC错误。
- 排查：回顾手册的警告：DMA从FIFO读数据总是按4字节进行。如果你的数据包长度不是4的倍数，DMA会多读。解决方案是：在DMA传输完成中断中，必须使用USBRXCOUNT的值作为有效数据长度，而不是DMA配置的传输量。DMA配置的传输量可以设为(MAXLOAD + 3) / 4 * 4（向上对齐到4字节），但在处理数据时，只使用USBRXCOUNT指示的真实字节数。
- 心得：为DMA接收设计一个描述符结构，其中包含缓冲区指针和实际接收长度（来自USBRXCOUNT）。
可能原因3：短包处理不当。
- 现象：长数据流传输正常，但传输结束时（最后一个短包）程序卡死或数据丢失。
- 排查：检查中断服务程序是否处理了RXRDY为1但USBRXCOUNT小于MAXLOAD的情况。是否因为依赖AUTOCLR而忘了手动清除短包后的RXRDY位？
- 心得：短包是传输结束的标志，必须特殊处理。在ISR中，永远先读USBRXCOUNT，根据其值判断是否为短包，并执行相应的清理和状态通知。

4.3 问题三：性能不达标，吞吐量低

可能原因1：未启用双缓冲。
- 排查：检查USBRXDPKTBUFDIS寄存器对应位是否为0（禁用）。默认是1（启用）。
- 解决：确保MAXLOAD * 2 <= FIFO_SIZE，然后保持双缓冲启用。这是提升吞吐最简单有效的方法。
可能原因2：CPU中断处理开销过大。
- 现象：每收到一个包都进一次中断，CPU占用率很高。
- 优化：
  1. 使用DMA进行数据搬运，将CPU解放出来。
  2. 将DMAMOD设为1（整个DMA传输完成中断），而不是每包中断。但这需要你能预知传输总量或通过其他方式（如短包）判断结束。
  3. 如果必须每包处理，优化ISR代码：只做最必要的操作（如标志置位、缓冲区切换），将数据处理移到主循环或低优先级任务。
可能原因3：（主机模式）轮询间隔USBRXINTERVAL设置不当。
- 排查：对于中断传输，这个寄存器设置的是轮询间隔（帧数）。设置过长会导致数据延迟；设置过短（小于设备端点描述符中声明的间隔）可能被设备忽略或违反协议。对于批量传输，它设置的是NAK超时限制。如果设置过短，设备偶尔的“忙”状态（回复NAK）可能导致主机过早超时并错误地停止传输。
- 心得：批量传输的NAK超时（NAKLMT）建议根据设备特性设置一个合理的值，比如8-16帧（对应寄存器值4-5），给设备一定的响应时间。不要设为0或1（禁用超时），除非你确信设备永远不会NAK。