C2000 ePWM数字比较子模块：硬件级快速保护与谷底开关实战

1. 数字比较子模块的核心价值与设计思路

在电力电子和电机驱动的世界里，精准的控制和可靠的保护是系统稳定运行的基石。想象一下，你正在调试一台伺服驱动器，电机突然堵转，电流瞬间飙升。如果全靠软件去采样、计算、再做出关断PWM的决策，几个微秒的延迟就足以让昂贵的IGBT模块“烟花灿烂”。这时候，硬件级的快速响应机制就是你的“救命稻草”。德州仪器（TI）C2000系列微控制器中的增强型脉宽调制器（ePWM）模块，其数字比较（Digital Compare, DC）子模块，正是为此而生。它不是软件循环中的一个“if”判断，而是一套深植于硬件逻辑中的“条件反射”系统，能在纳秒级时间内做出决策，直接干预PWM输出。

我接触过不少工程师，初期往往只把ePWM当作一个产生PWM波的定时器，忽略了其内部丰富的子模块，尤其是数字比较这块“硬核”功能。直到在项目中被过流保护响应速度不够快、噪声误触发等问题反复折磨后，才回过头来深入研究。这个模块的精妙之处在于，它将模拟世界的信号（如来自比较器模块CMPSS的实时电流电压比较结果）和数字世界的逻辑（如外部故障引脚TZn）无缝衔接，并转化为可以触发多种动作的“事件”。这些事件不仅能强制拉低PWM输出（跳闸保护），还能触发ADC转换、产生中断，甚至同步其他PWM模块，形成一个高度自治、响应迅捷的控制与保护闭环。

本文将以TMS320F28003x的ePWM模块为例，抛开数据手册中繁琐的位域描述，从实际应用的角度，深入拆解数字比较子模块的三个核心功能：事件生成、事件滤波和谷底开关。我会结合自己在电源和电机项目中的踩坑经验，告诉你这些功能到底怎么用，为什么要这么配置，以及如何避开那些手册里没明说但实际调试中一定会遇到的“坑”。

2. 事件生成机制：从信号到动作的映射逻辑

数字比较子模块的起点，是将外部或内部的信号转化为可供系统使用的“事件”。这个过程的核心是配置的灵活性和优先级仲裁的确定性。

2.1 事件源的选择与信号路径

事件不是凭空产生的，它来源于具体的物理或逻辑信号。在F28003x中，数字比较事件主要有两大来源：

1. 外部跳闸输入（TZ1, TZ2, TZ3）：这是最直接、最快速的硬件故障输入。通常连接至电流采样电路的比较器输出或专门的故障检测芯片。其特点是异步动作，一旦有效，无需等待系统时钟同步即可强制PWM进入安全状态。
2. 内部模拟比较器子模块（CMPSSx）输出：CMPSS模块将模拟信号（如电感电流）与内部DAC设定的阈值进行比较，输出数字信号。这个信号可以作为更精细的、与模拟量直接挂钩的事件源，例如用于峰值电流模式控制。

这些原始信号并不能直接使用。你需要通过DCTRIPSEL寄存器进行“选路”，决定将哪个（或哪几个）TZn或CMPSS信号，映射到四个核心的数字比较信号上：DCAH、DCAL、DCBH、DCBL。这里的H和L分别代表高有效和低有效。这一步的关键在于理解信号的有效极性。例如，你的电流保护电路可能输出低电平有效信号，那么你就需要配置相应的DCTRIPSEL位，将该TZn信号选择为DCAL或DCBL的来源。

实操心得：信号有效极性确认在硬件设计阶段，就必须明确故障信号的有效电平。是过流时输出高电平，还是低电平？这个决定了DCTRIPSEL的配置，也决定了后续TZDCSEL的配置。我曾在项目初期犯过一个错误，硬件工程师给的原理图标注是低有效，但实际电路用了反相器，导致信号反相。结果配置了低有效，系统却毫无反应。最后用示波器抓了TZ引脚波形才恍然大悟。所以，第一原则：用示波器验证信号的实际极性，而不是完全依赖原理图或文档。

2.2 事件生成与动作限定

DCAH/L和DCBH/L只是中间信号。接下来，TZDCSEL寄存器粉墨登场。它的作用是定义，当这些中间信号有效时，具体产生哪种“事件”。这里的事件主要指DCAEVT1、DCAEVT2、DCBEVT1、DCBEVT2。你可以为每个事件独立选择其触发源是DCAH、DCAL、DCBH还是DCBL。

为什么需要两个事件（EVT1和EVT2）？这是为了提供灵活性。例如，在一个电机控制系统中，你可以将DCAEVT1配置为由轻微的过流预警（CMPSS输出）触发，用于产生中断通知CPU；而将DCAEVT2配置为由严重的硬件故障（TZ1输入）触发，用于直接异步关断PWM。两者互不干扰，响应策略也不同。

事件生成后，就可以触发四种类型的动作：

• 强制信号（.force）：这是最直接、最快速的动作。DCAEVT1/2.force信号会直接送入跳闸子模块（Trip-Zone），影响EPWMxA引脚的输出状态（高、低、高阻）。DCBEVT1/2.force同理影响EPWMxB。这是实现硬件保护的核心。
• 中断信号（.interrupt）：事件可以触发EPWMx_TZINT中断。你需要通过TZEINT寄存器使能特定事件的中断。中断发生后，必须在中断服务程序中手动清除TZFLG寄存器中相应的标志位。这用于需要CPU介入处理的非紧急事件，如预警、状态上报等。
• ADC启动转换信号（.soc）：DCAEVT1.soc和DCBEVT1.soc可以触发ADC的SOCA或SOCB。这在需要基于特定事件（如电流达到峰值）进行同步采样的场景中非常有用，例如在平均电流模式控制中，在PWM周期中点采样电感电流。
• 同步信号（.sync）：DCAEVT1.sync和DCBEVT1.sync可以产生一个同步脉冲，用于同步本模块或其他模块的时基计数器。这在需要多个PWM模块基于某个外部事件（如过零点检测）重新同步的应用中很有价值。

2.3 动作优先级与锁存机制

当多个事件同时发生，或不同来源的强制动作冲突时，谁说了算？ePWM模块有明确的优先级规定。以EPWMxA输出为例，优先级从高到低为：

1. TZA(最高)
2. DCAEVT1.force
3. DCAEVT2.force(最低)

这意味着，如果TZ1输入（映射为TZA）和CMPSS1输出（映射为DCAEVT1）同时有效，TZA的动作将覆盖DCAEVT1的动作。这个优先级是硬件固定的，在规划保护逻辑时必须考虑。

另一个关键点是锁存机制。为了确保短暂的故障脉冲能被可靠捕获，跳闸条件（包括TZn和DCxEVTx.force）会被锁存。手册中特别提到，要使锁存生效，有效脉冲宽度必须至少持续3个TBCLK周期。这是一个非常容易忽略的细节！

注意事项：脉冲宽度与噪声免疫如果你的故障信号是模拟比较器产生的，且电路板噪声较大，可能会出现宽度小于3个TBCLK的毛刺。如果毛刺触发了跳闸锁存，即使信号恢复正常，PWM输出也将被永久锁死在安全状态，直到软件清除。因此，对于噪声环境，必须启用后面将要讲到的事件滤波（空白窗口）功能，或者在软件中实现去抖逻辑。否则，你可能会遇到系统“莫名其妙”地停止输出，查遍硬件也找不到持续故障的问题。

3. 事件滤波：为你的保护逻辑装上“防抖开关”

数字比较事件直接来源于硬件信号，而硬件信号难免会受到噪声干扰。一个尖峰毛刺就可能导致误跳闸或误中断，这对于要求高可靠性的工业系统是不可接受的。事件滤波子模块，就是专门用来解决这个问题的“硬件防抖器”。

3.1 空白窗口：主动忽略敏感时段

事件滤波的核心是“空白窗口”逻辑。其思想很简单：在PWM周期中某些已知的、容易产生噪声的特定时间段内，暂时“屏蔽”或“忽略”数字比较事件。

配置主要通过三个寄存器完成：

• DCFCTL[SRCSEL]：选择要对哪个DCxEVTy事件源进行滤波。
• DCFCTL[PULSESEL]：决定空白窗口的参考基准点。可以选择在CTR=PRD（周期匹配点）、CTR=0（计数器归零点）或两者都有的时刻开始计算窗口。
• DCFOFFSET：偏移量。在基准点之后，延迟多少个TBCLK周期才开始空白窗口。这允许你将窗口精确地对齐到噪声易发区，例如功率管开关瞬间。
• DCFWINDOW：窗口宽度。定义了空白窗口持续多少个TBCLK周期。

工作流程如下：在每个PWM周期，当时间基准计数器（TBCTR）到达你设定的基准点（如CTR=PRD）后，硬件启动一个计数器，计数DCFOFFSET个时钟。之后，空白窗口开启，持续DCFWINDOW个时钟。在此窗口期内，所有来自选定事件源的事件都会被忽略，不会产生.force、.interrupt等动作。窗口结束后，事件监控恢复正常。

3.2 捕获控制：记录事件发生的精确时刻

除了屏蔽，滤波模块还有一个强大的功能：事件捕获。当使能捕获功能（DCCAPCTL[CAPE]=1）后，在空白窗口之外，选定的DCxEVTy事件发生时，硬件会自动捕获此刻TBCTR的值，并存入DCCAP寄存器。

这个功能极其有用。例如，在峰值电流模式控制中，你不仅希望在电流超过阈值时关闭PWM，还想知道这个“峰值点”具体发生在PWM周期的哪个时刻。这个时间信息对于计算占空比、进行环路补偿或故障分析至关重要。

捕获有两种模式：

• 直接读取模式：事件发生时，TBCTR值直接写入DCCAP活动寄存器，CPU可随时读取。
• 影子模式：事件发生时，TBCTR值先写入活动寄存器，然后在指定的同步事件（如CTR=PRD）发生时，才将活动寄存器的值复制到影子寄存器。CPU始终读取影子寄存器。这种方式可以避免CPU在读取DCCAP时，寄存器值正在被更新而导致的读数不稳定问题，是更推荐的方式。

3.3 滤波配置实战与避坑指南

假设我们有一个Buck变换器，采用峰值电流模式控制。电流采样信号通过CMPSS模块与DAC参考值比较，输出连接到DCAEVT1。我们知道，在高端MOSFET开通的瞬间，由于米勒效应和寄生参数，电流采样信号上会有一个很大的开关噪声尖峰。

我们的目标是：屏蔽这个尖峰，防止误触发，但同时要能准确捕获真实的峰值电流点。

配置步骤如下：

1. 确定噪声窗口：通过示波器观察，发现噪声尖峰大约出现在CTR=0（PWM周期开始，上管开通）后的第5个到第20个TBCLK周期内。
2. 配置空白窗口：
   • DCFCTL[SRCSEL]：选择DCAEVT1作为滤波源。
   • DCFCTL[PULSESEL]：选择CTR=0作为基准点。
   • DCFOFFSET：设置为5。在CTR=0后延迟5个时钟再开窗，避免错过一些极早期的真实事件（虽然不常见）。
   • DCFWINDOW：设置为15 (20-5)。这样，窗口覆盖了第5到第20个TBCLK周期。
   • DCFCTL[BLANKE]：使能空白功能。
3. 配置捕获：
   • DCCAPCTL[CAPE]：使能捕获。
   • DCCAPCTL[SHDWMODE]：设置为1，启用影子模式，提高数据稳定性。
   • DCCAPCTL[CAPMODE]：设置为由DCFCTL[PULSESEL]定义的事件（即CTR=0）来清除捕获状态。这样，每个PWM周期都可以进行一次新的捕获。

踩坑实录：窗口边界与事件保持时间手册中有一个非常重要的Note：“You must configure the ePWM blanking window appropriately so that the Trip Input stays valid for at least 3 ePWM cycles after the blanking window has expired.” 我最初的理解是：只要事件在窗口外发生，就能被识别。但在一个高频率（500kHz）的LLC项目中，出现了间歇性保护失效。后来发现，原因是我的电流信号在越过阈值后，由于环路响应，在窗口结束后的很短时间内又跌回了阈值以下。如果这个“有效时间”短于3个TBCLK，事件可能无法被可靠锁存，导致跳闸动作丢失。教训：不仅要确保事件发生在窗口外，还要确保事件信号在窗口结束后，能保持足够长的稳定时间（至少3个系统时钟周期）。这可能需要调整你的电流环补偿参数，或者稍微放宽空白窗口的结束点。

4. 谷底开关：硬件实现的软开关优化利器

在开关电源中，硬开关会导致显著的开关损耗和电磁干扰。软开关技术，如谷底开关，通过在功率管两端电压最低（或电流为零）的时刻触发开关动作，可以极大降低损耗。传统上，这需要复杂的模拟电路或高带宽的软件算法来检测谷底点。ePWM的数字比较子模块，集成了硬件谷底开关功能，将这一复杂任务硬件化、自动化。

4.1 谷底开关的工作原理与硬件支持

谷底开关的核心思想是“延迟触发”。当检测到某个事件（如比较器输出翻转，表示谐振电压或电流过零）后，不立即动作，而是等待一个由谐振周期决定的延迟时间，再输出PWM触发信号，从而让开关管在电压的“谷底”或电流的“零点”导通。

ePWM的硬件谷底开关模块提供了以下关键能力：

• 振荡周期捕获：硬件可以自动测量两个事件边沿之间的时间间隔，即振荡周期。
• 可编程延迟：基于捕获的周期值，施加一个精确的、可配置的延迟。
• 边沿计数滤波：可以忽略前N个边沿，从第N+1个边沿开始处理，提高抗干扰能力。
• 灵活的触发与事件选择：可以选择多种信号作为开始、停止和重置计数的触发条件。

4.2 硬件配置流程详解

实现谷底开关，需要按照一个清晰的流程配置多个寄存器。我们以一个准谐振反激变换器的谷底开通为例：

1. 选择事件源与初步滤波：

   • 使用DCFCTL[SRCSEL]选择一个DCxEVTy事件作为谷底开关块的输入。通常，这个事件来自CMPSS模块，比较的是辅助绕组反射回来的电压或MOSFET的漏极电压，用于检测振荡谷底。
   • 可以同时启用上一节所述的空白窗口滤波，对原始信号进行初步的噪声抑制。

2. 配置边沿滤波器：

   • DCFCTL[EDGEMODE]：选择要捕获的边沿类型（上升沿、下降沿或双边沿）。对于谷底检测，通常使用下降沿（电压从高到低过零）。
   • DCFCTL[EDGECOUNT]：设置边沿计数。例如，设置为2，表示忽略前2个检测到的边沿，从第3个边沿开始才被认为是有效的振荡开始点。这有助于跳过开关瞬间的振铃噪声。

3. 配置捕获逻辑：

   • VCAPCTL[VCAPE]：使能谷底捕获逻辑。
   • VCNTCFG[STARTEDGE]：选择启动计数器的边沿。即，将哪个边沿定义为振荡周期的起点。
   • VCNTCFG[STOPEDGE]：选择停止计数器的边沿。即，将哪个边沿定义为振荡周期的终点。STOPEDGE的值必须大于STARTEDGE。例如，STARTEDGE选择第3个下降沿，STOPEDGE选择第4个下降沿，这样计数器测量的就是第3和第4个下降沿���间的时间（一个完整的振荡周期）。
   • VCAPCTL[TRIGSEL]：选择重置和重启边沿滤波器的事件。通常，可以选择软件触发或PWM周期开始事件（CTR=PRD）。每次触发事件发生时，边沿计数器和周期计数器都会复位，准备进行新一轮的谷底检测。

4. 配置延迟生成与应用：

   • 计数器停止后，计数值CNTVAL被锁存，这就是测量到的振荡半周期或全周期时间。
   • VCAPCTL[VDELAYDIV]：决定如何应用这个捕获值。你可以选择：
     • 直接使用CNTVAL作为延迟值。
     • 使用CNTVAL除以某个系数（如2, 4）后的值，再加上一个软件可编程的偏移量SWVDELVAL。这非常实用，因为真正的谷底点可能不是振荡周期的终点，而是其后的某个点。SWVDELVAL可以用来微调这个相位。
   • VCAPCTL[EDGEFILTDLYSEL]：最终选择将计算好的硬件延迟值应用到哪个事件上，从而生成最终的、经过谷底延迟的DCEVTFILT信号。

5. 应用延迟后的事件：生成的DCEVTFILT信号，可以像普通的滤波后事件一样，用于产生.force（在谷底点触发PWM开通）、.sync（同步其他PWM）或.interrupt等动作。

4.3 在相移全桥中的应用实例与调试技巧

相移全桥是实现零电压开关的经典拓扑。其核心控制就是调节桥臂之间的相位差，让滞后桥臂的开关管在谐振电压到达谷底时开通。ePWM的谷底开关硬件可以完美实现这一点。

应用思路：

• 将谐振电流或变压器原边电压通过CMPSS模块与零阈值比较，其输出作为DCAEVT1事件源。
• 配置谷底开关逻辑，测量谐振周期（CNTVAL）。
• 将DCAEVT1.force配置为循环跳闸（CBC Trip）源，并设置跳闸动作为将PWM输出拉高（开通）。
• 通过VCAPCTL[VDELAYDIV]和SWVDELVAL精细调整延迟，使得.force动作恰好发生在电压谷底。

调试技巧：

1. 先验证事件源：首先不使能谷底延迟，直接将DCAEVT1.force连接到PWM输出。用示波器观察CMPSS输出事件和PWM动作是否同步。确保事件源本身是正确、稳定的。
2. 再验证周期捕获：使能谷底捕获逻辑，但先不将延迟事件连接到PWM。在中断中读取CNTVAL寄存器，打印或通过DAC输出查看其值。观察在不同负载条件下，捕获的周期值是否与理论谐振周期相符，且是否稳定。
3. 最后应用延迟：将延迟后的DCEVTFILT连接到PWM动作。使用示波器，同时测量开关管漏-源电压Vds和栅极驱动信号Vgs。微调SWVDELVAL，目标是使Vgs上升沿精确对准Vds的谷底（最小值）。
4. 注意动态响应：谷底开关依赖于前一个周期的测量值来计算当前周期的延迟。当负载或输入电压剧烈变化导致谐振频率变化时，系统会有一个周期的延迟。对于动态要求极高的场合，可能需要软件根据工作点预测并动态调整SWVDELVAL。

注意事项：硬件资源的限制与规划数字比较和谷底开关功能依赖于DCAEVT1/2和DCBEVT1/2这些事件通道。一个ePWM模块只有两组（A和B），每组分EVT1和EVT2。在复杂拓扑中（如双向有源桥、多相交错），这些通道可能不够用。在系统设计初期，就必须规划好每个事件通道的用途：哪个用于峰值电流保护，哪个用于谷底开关，哪个用于故障保护。避免后期发现通道冲突，不得不改动硬件或采用软件模拟，从而丧失硬件响应的速度优势。

5. 典型应用场景配置与问题排查

理解了基本原理和配置方法后，我们将其整合到几个典型的电力电子应用场景中，并总结常见的故障排查思路。

5.1 峰值电流模式控制Buck变换器

这是数字比较子模块最经典的应用之一。目标是实现逐周期峰值电流限制。

配置步骤：

1. 信号连接：Buck下管电流（或电感电流）经采样、放大后，送入CMPSS模块的负输入端。内部DAC或外部参考电路提供峰值电流设定值，送入CMPSS正输入端。CMPSS输出连接到ePWM模块的输入（通过输入X-BAR映射到DCAEVT1源）。
2. 事件生成：配置DCTRIPSEL和TZDCSEL，使CMPSS输出高电平时生成DCAEVT1事件。
3. 动作配置：将DCAEVT1.force配置为循环跳闸（CBC）源。在TZCTL寄存器中，设置CBC跳闸动作为将EPWMxA（假设控制上管）强制拉低。
4. 滤波配置（可选但推荐）：在开关管开通瞬间设置一个短暂的空白窗口，屏蔽电流采样尖峰。

波形与逻辑：每个PWM周期开始时，EPWMxA输出高（上管开通）。电感电流上升。当电流达到DAC设定的峰值时，CMPSS输出变高，触发DCAEVT1.force，立即将EPWMxA拉低（关闭上管）。电流下降，直到下一个周期开始。这样就实现了无需CPU干预的、基于硬件的逐周期峰值电流限制。

5.2 基于谷底开关的准谐振反激变换器

目标是实现功率MOSFET的零电压开通。

配置步骤：

1. 信号连接：MOSFET漏极电压经分压后送入CMPSS，与一个接近零的阈值（如0.1V）比较。电压低于阈值时，CMPSS输出高。
2. 谷底开关配置：
   • 将CMPSS输出作为DCAEVT1源。
   • 使能谷底开关功能，配置边沿滤波器忽略前1-2个振铃边沿。
   • 设置STARTEDGE和STOPEDGE捕获一个完整的振荡周期。
   • 配置VDELAYDIV和SWVDELVAL，使得延迟时间等于半个振荡周期（从电压过零点到谷底点）。
3. 动作配置：将谷底开关处理后的DCEVTFILT事件的.force动作，配置为单次跳闸（OST）或循环跳闸（CBC），动作为将EPWMxA拉高（开通MOSFET）。

系统工作流程：PWM关闭MOSFET后，变压器漏感与MOSFET结电容谐振，Vds开始振荡。当Vds第一次过零（下降沿）时被CMPSS检测到，硬件开始计时。延迟半个振荡周期后，在Vds的谷底点，硬件自动产生一个强制信号开通MOSFET，实现零电压开通。

5.3 常见问题排查速查表

在实际调试中，数字比较功能失灵是常见问题。下面是一个快速排查指南：

数字比较子模块是连接模拟反馈与数字控制的桥梁，其稳定可靠的工作是系统安全高效运行的前提。花时间深入理解其机制，精心配置每一个参数，并在实验室里用示波器反复验证波形，这些前期投入会在量产时换来极高的系统鲁棒性。记住，硬件保护逻辑是你的最后一道防线，它必须简单、明确、且绝对可靠。