FPGA开发实战：DE2开发板的PS2接口与显示控制
1. 项目概述
这个基于DE2开发板的FPGA项目，实现了PS2接口设备（键盘/鼠标）输入、LCD显示和VGA输出的综合系统。作为FPGA开发中的经典案例，它涵盖了数字系统设计的多个核心环节：外设接口协议处理、显示控制器设计以及多模块协同工作。
DE2开发板是Altera（现Intel PSG）推出的经典教学开发平台，搭载Cyclone II系列FPGA芯片。板载资源丰富，特别适合这类需要同时处理多种接口协议的综合项目。在实际工程中，类似架构常见于工业控制人机界面、嵌入式系统前端等场景。
2. 核心模块解析
2.1 PS2接口协议实现
PS2接口采用双向同步串行协议，时钟频率通常在10-16.7kHz范围内。在FPGA中需要设计专门的状态机来处理以下关键点：
- 时钟同步：PS2设备的时钟由外设产生，FPGA作为主机需要检测下降沿采样数据。典型Verilog实现如下：
always @(negedge ps2_clk) begin if (!ps2_clk) begin shift_reg <= {ps2_data, shift_reg[10:1]}; bit_count <= bit_count + 1; end end- 数据帧解析：每个PS2数据包包含11位（1起始位+8数据位+1奇偶校验位+1停止位）。需要校验数据完整性，特别是键盘的断码（F0）和扩展码（E0）处理。
注意：PS2接口对时序要求严格，实际布线时建议：
- 添加施密特触发器消除抖动
- 时钟信号走线长度不超过15cm
- 上拉电阻取值4.7kΩ
2.2 LCD控制器设计
DE2开发板通常配备16x2字符型LCD或TFT液晶屏。以常见的HD44780控制器为例，关键设计要点包括：
初始化序列：必须严格按照以下步骤：
- 上电延时15ms
- 发送0x30指令，延时4.1ms
- 再次发送0x30，延时100μs
- 设置4/8位模式、显示行数等参数
时序控制：典型操作时序参数：
参数 最小值 典型值 E脉冲宽度 450ns 1μs 数据建立时间 140ns 200ns 数据保持时间 10ns 50ns 显示缓冲：建议在FPGA中开辟双缓冲机制，避免显示闪烁。
2.3 VGA控制器实现
DE2开发板通过Cyclone II FPGA直接驱动VGA接口，核心设计包括：
时序生成：以640x480@60Hz模式为例：
- 像素时钟25.175MHz
- 水平总计800像素（显示640+前沿16+同步96+后沿48）
- 垂直总计525行（显示480+前沿10+同步2+后沿33）
色彩处理：DE2板载4位电阻网络DAC，需注意：
- 每种基色（R/G/B）4位分辨率
- 建议采用Gamma校正提升显示效果
- 显存带宽计算：640x480x12bit @60Hz ≈ 18.4MB/s
同步信号处理：必须严格满足VESA标准：
assign hsync = (hcount >= HSYNC_START) && (hcount < HSYNC_END); assign vsync = (vcount >= VSYNC_START) && (vcount < VSYNC_END);
3. 系统集成与优化
3.1 跨时钟域处理
系统涉及多个时钟域：
- PS2异步串行时钟（~15kHz）
- VGA像素时钟（25.175MHz）
- FPGA主时钟（50MHz）
推荐采用双触发器同步器处理跨时钟域信号：
always @(posedge clk) begin ps2_sync1 <= ps2_data; ps2_sync2 <= ps2_sync1; end3.2 资源优化技巧
针对Cyclone II EP2C35器件：
存储资源：
- 使用M4K块实现显存（每个M4K块可配置为4K×1、2K×2等）
- 对字符型LCD，可采用ROM存储字模
逻辑优化：
- 对状态机使用one-hot编码
- 流水线化VGA像素生成逻辑
I/O分配：
- 高速信号（如VGA时钟）分配到专用时钟引脚
- PS2接口分配到具有施密特特性的I/O
3.3 调试方法
SignalTap II使用：
- 设置触发条件捕获PS2数据包
- 监控VGA时序信号
- 采样深度建议不少于1024点
测试模式：
- 设计屏幕网格测试图案
- 实现键盘按键码显示
- 添加LED状态指示
4. 常见问题与解决方案
4.1 PS2设备无响应
可能原因及排查步骤：
- 检查接口供电（PS2设备需要5V/100mA）
- 测量时钟信号是否正常（示波器观察15kHz方波）
- 验证上拉电阻配置（PS2数据/时钟线需上拉）
- 检查FPGA引脚分配是否正确
4.2 LCD显示乱码
典型解决方案：
- 重新校准初始化时序（特别是延时参数）
- 检查对比度电压（通常需要可调电阻）
- 验证数据线连接顺序（4位模式时注意DB4-DB7）
- 确保使能信号E的脉冲宽度足够
4.3 VGA图像异常
故障现象与处理：
| 现象 | 可能原因 | 解决方法 |
|---|---|---|
| 无显示 | 同步信号缺失 | 检查HSYNC/VSYNC生成 |
| 图像偏移 | 时序参数错误 | 重新计算前沿/后沿 |
| 色彩失真 | DAC电阻不匹配 | 测量R/G/B通道电阻 |
| 闪烁 | 显存更新不同步 | 实现双缓冲机制 |
5. 项目扩展方向
5.1 功能增强
- 添加触摸屏接口（电阻式/电容式）
- 实现OSD（On-Screen Display）菜单
- 支持多语言字符集
5.2 性能提升
- 采用DDR显存提高显示带宽
- 使用硬件加速图形渲染
- 添加DVI/HDMI输出接口
5.3 应用案例
- 工业HMI：结合PLC通信实现控制界面
- 游戏终端：PS2手柄+LCD显示的游戏系统
- 测试设备：集成信号发生与显示功能
实际开发中，建议先分模块验证（PS2解码、LCD驱动、VGA时序分别测试），再逐步集成。使用Quartus II的TimeQuest进行时序分析，确保建立/保持时间满足要求。对于更复杂的显示需求，可以考虑移植μC/GUI等嵌入式图形库。