BLE模块PCB射频走线避坑指南：如何确保50Ω阻抗与天线净空？
目标简述
在蓝牙模块（如BLE 5.3）的硬件设计中，射频（RF）部分的PCB布局是决定产品通信距离、抗干扰能力和功耗的核心环节。很多开发者在打样后发现模块“连不上”或“距离短”，往往不是芯片本身的问题，而是PCB走线违规导致的射频损耗。本文结合原厂IDH（如骏晔科技DreamLNK等）的底层设计经验，梳理出射频走线的核心避坑步骤。
分步操作指南
- 严格的物理分区：在PCB布局初期，必须将板子划分为射频区、数字区和电源区。射频区应放置在PCB的一个角落，远离MCU、DC-DC开关电源、晶振等高频噪声源。
- 射频匹配网络布局：匹配电路（通常为π型网络）必须极其靠近蓝牙模块的RF引脚。走线长度越短越好，且优先使用0402或0201尺寸的高Q值射频电容和电感。
- 50Ω阻抗控制与走线：从匹配网络到天线馈点的走线必须严格控制在50Ω特征阻抗。需使用SI9000等工具，结合PCB厂提供的叠层参数（介质厚度、介电常数）计算线宽。
- 天线净空区处理：无论是PCB板载天线还是外置IPEX天线，其下方及周围严禁铺设任何铜皮、走线或过孔。必须保证至少3×5mm的完整净空区。
- 完整地平面铺设：射频走线正下方必须是完整的GND层，并在射频走线两侧打地过孔（Guard Ring）进行屏蔽，防止射频信号向外辐射或被干扰。
关键要点/图解提示
- 严禁过孔换层：射频走线绝对禁止使用过孔换层！过孔会引入显著的寄生电感，导致严重的阻抗不连续和信号反射。
- 避免直角走线：射频走线必须采用圆弧或大于135°的钝角弯折，严禁90°直角，以防止阻抗突变。
- 退耦电容就近放置：模块电源引脚旁需放置容值组合的退耦电容（如10uF + 0.1uF），且必须紧贴引脚，以吸收发射时的峰值电流。
常见问题(FAQ)
- Q：为什么我的BLE模块实测距离只有标称的一半？
- A：大概率是天线净空区下方铺了地铜，或者射频走线下方GND层不完整，导致天线驻波比（VSWR）恶化，射频能量被吸收而非辐射。
- Q：可以修改原厂参考设计的射频匹配元件参数吗？
- A：不建议。原厂（如骏晔科技等IDH）提供的匹配网络参数是经过矢量网络分析仪（VNA）精确调优的，随意更改会导致谐波超标或发射功率下降。如需微调，必须重新进行阻抗匹配测试。