当前位置：首页 > news >正文

S-R与D锁存器Verilog建模实战：3种电路结构对比与亚稳态规避

news 2026/7/11 7:46:03

S-R与D锁存器Verilog建模实战：3种电路结构对比与亚稳态规避

在数字电路设计中，锁存器作为最基本的存储单元，其可靠性和性能直接影响整个系统的稳定性。本文将深入探讨三种典型锁存器的Verilog实现技巧，通过可综合代码示例、仿真波形分析和亚稳态规避方案，为FPGA/ASIC设计提供实用参考。

1. 锁存器基础与Verilog建模要点

锁存器本质上是具有记忆功能的双稳态电路，其输出不仅取决于当前输入，还与前一状态相关。与触发器不同，锁存器属于电平敏感器件，这使得它在异步电路设计中需要特别关注。

Verilog建模的核心原则：

避免无意生成锁存器（组合逻辑中确保条件完整）
明确电平敏感特性（使用always @(电平信号)）
正确处理置位/复位优先级
严格规避亚稳态条件

下面是一个典型的SR锁存器门级建模示例：

module sr_latch_nor( input S, R, output reg Q, Q_n ); always @(*) begin case({S, R}) 2'b01: {Q, Q_n} = 2'b01; // Reset 2'b10: {Q, Q_n} = 2'b10; // Set 2'b00: {Q, Q_n} = {Q, Q_n}; // Hold default: {Q, Q_n} = 2'b00; // Invalid endcase end endmodule

2. 三种锁存器结构实现对比

2.1 基本SR锁存器

电路特性：

或非门实现：S=1置位，R=1复位
与非门实现：S=0置位，R=0复位
禁止状态：S=R=1（或非门）或S=R=0（与非门）

Verilog实现关键：

module sr_latch_nand( input S_n, R_n, // Active low output reg Q, Q_n ); always @(*) begin if(!S_n && R_n) {Q, Q_n} = 2'b10; else if(S_n && !R_n) {Q, Q_n} = 2'b01; else if(S_n && R_n) {Q, Q_n} = {Q, Q_n}; else {Q, Q_n} = 2'b11; // Metastable end endmodule

功能对比表：

类型	有效电平	保持条件	禁止状态	亚稳态风险
或非门实现	高电平	S=R=0	S=R=1	禁止→保持
与非门实现	低电平	S=R=1	S=R=0	禁止→保持

2.2 门控D锁存器

结构改进：

消除禁止状态（D输入保证S/R不同时为1）
增加使能端（E）控制锁存时机

module d_latch( input D, E, output reg Q ); always @(*) begin if(E) Q = D; // Transparent when enabled // else Q retains value (implicit latch) end endmodule

时序特性分析：

建立时间（Tsu）：E下降沿前D需稳定的时间
保持时间（Th）：E下降沿后D需保持的时间
最小脉宽（Tpw）：E有效电平的最小持续时间

2.3 主从D触发器

边沿触发机制：

主锁存器在CLK=1时采样
从锁存器在CLK下降沿保持

module d_flipflop( input D, CLK, output reg Q ); reg master; always @(posedge CLK) begin master <= D; // Master stage end always @(negedge CLK) begin Q <= master; // Slave stage end endmodule

3. 亚稳态问题深度解析

3.1 亚稳态产生机制

当锁存器遇到以下情况时可能进入亚稳态：

输入信号在敏感电平变化期间改变（Setup/Hold违例）
从禁止状态恢复到保持状态
信号路径存在竞争条件

各锁存器亚稳态触发条件：

锁存器类型	危险时刻	临界条件
SR锁存器	S/R同时撤销	或非门：1→0 与非门：0→1
D锁存器	E下降沿附近D变化	Tsu/Th不满足
主从触发器	CLK边沿附近D变化	主/从锁存器切换间隙

3.2 亚稳态规避设计

电路级解决方案：

同步器链（两级触发器）

module sync_2stage( input async_in, clk, output reg sync_out ); reg stage1; always @(posedge clk) begin stage1 <= async_in; sync_out <= stage1; end endmodule

时钟门控优化
- 避免在锁存器透明阶段切换时钟
- 使用全局时钟缓冲器减少skew
电气特性增强
- 增加驱动强度
- 添加施密特触发器输入

系统级策略：

满足时序约束（set_input_delay）
采用握手协议（Req/Ack）
异步FIFO隔离时钟域

4. 完整测试平台与仿真分析

4.1 自动化Testbench设计

module latch_tb; reg S, R, D, E, CLK; wire sr_q, d_q, ff_q; // Instantiate DUTs sr_latch_nor u1(S, R, sr_q); d_latch u2(D, E, d_q); d_flipflop u3(D, CLK, ff_q); // Clock generation initial begin CLK = 0; forever #10 CLK = ~CLK; end // Stimulus initial begin // SR latch test S=0; R=0; #15; S=1; #10; // Set S=0; #10; // Hold R=1; #10; // Reset S=1; #5; // Invalid R=0; #15; // D latch test E=0; D=0; #20; E=1; #10; // Transparent D=1; #10; E=0; D=0; #10; // Hold // Flip-flop test D=0; #25; D=1; #5; // Setup violation #15; $finish; end // Waveform dump initial begin $dumpfile("latch_wave.vcd"); $dumpvars(0, latch_tb); end endmodule

4.2 关键仿真波形解读

SR锁存器：
- 观察S=1→Q=1的传播延迟
- 注意禁止状态（S=R=1）下的异常输出
- 验证从禁止状态恢复时的亚稳态
D锁存器：
- E=1期间D到Q的透明传输
- E下降沿时的数据锁存
- 建立时间违例导致的亚稳态
D触发器：
- 仅在CLK上升沿采样
- 主从结构的延迟特性
- 亚稳态传播窗口

5. 工程实践建议

FPGA设计准则：
- 避免使用锁存器（Xilinx UG901）
- 必要时添加ASYNC_REG属性
- 设置合理的时钟约束
ASIC设计考量：
- 锁存器比触发器节省面积（约30%）
- 适合流水线设计中的时间借用
- 需要严格的静态时序分析

代码风格检查：

// Good practice always @(*) begin if(en) q = d; // Explicit latch else q = q; // Intentional hold end // Bad practice (inferred latch) always @(*) begin if(en) q = d; // Missing else -> unintended latch end