CPU08汇编指令实战：表格搜索、BCD运算与硬件除法优化

1. 项目概述：CPU08汇编指令的实战价值

在嵌入式开发的底层世界里，汇编语言从来都不是一个过时的概念。尤其当你面对的是像Freescale（现NXP）HC08系列这类经典的8位微控制器时，直接与CPU寄存器、内存地址打交道的汇编指令，往往是实现极致效率、精确时序控制和最小内存占用的唯一途径。很多刚接触嵌入式的新手可能会被C语言的便利性所吸引，但当你需要处理一个高速的A/D采样循环、实现一个精准的延时，或者在仅有几百字节RAM的资源下优化一个关键算法时，汇编语言的价值就凸显出来了。它让你直接看到代码是如何被CPU执行的，每一个时钟周期花在了哪里。

本文将以CPU08指令集为核心，通过几个来自官方应用笔记AN1218的典型实例，深入剖析汇编语言在解决实际嵌入式问题时的思路与技巧。我们将聚焦三个核心场景：如何在内存表格中高效搜索特定值（例如检测A/D转换器的饱和状态）、如何进行精确的BCD（二十进制）运算以满足某些显示或计量需求，以及如何利用硬件除法指令（DIV）来快速计算平均值。这些例子不仅仅是语法展示，它们代表了嵌入式系统中数据处理、条件判断和算术运算的基础模式。通过拆解每一行代码背后的设计逻辑、时钟周期消耗和潜在陷阱，我希望你能获得一种“庖丁解牛”般的理解，从而在未来的项目中，无论是为了优化性能还是深入调试，都能自信地驾驭汇编这门底层艺术。

2. CPU08架构与指令集快速回顾

在深入代码之前，有必要对CPU08的核心架构有一个清晰的速览。HC08系列微控制器采用经典的8位架构，其核心是CPU08内核。理解其寄存器模型是编写任何汇编代码的基础。

CPU08的主要寄存器包括：

• 累加器A：8位，最常用的寄存器，用于算术运算、逻辑运算和数据传输。
• 变址寄存器H:X：这是一个16位的寄存器对，由高8位H寄存器和低8位X寄存器组成。它主要用于存放内存地址，支持多种寻址模式，是表格操作和循环控制的关键。
• 堆栈指针SP：16位，指向系统堆栈的顶部。
• 程序计数器PC：16位，指向下一条要执行的指令地址。
• 条件码寄存器CCR：8位，包含若干个状态标志位，它们是分支指令决策的依据。最重要的几位包括：
  • C（进位标志）：加法产生进位或减法产生借位时置1。
  • Z（零标志）：运算结果为零时置1。
  • N（负标志）：运算结果的最高位（符号位）为1时置1。
  • V（溢出标志）：有符号数运算发生溢出时置1。
  • H（半进位标志）：BCD运算专用，低4位向高4位产生进位时置1。

指令集方面，CPU08在早期HC05指令集上进行了增强，引入了更多高效指令。例如，CBEQA（比较相等则跳转）和DBNZX（减1非零跳转）这类复合指令，将比较、运算和跳转合二为一，显著减少了代码尺寸并提高了执行速度。DIV硬件除法指令的出现，更是大大简化了涉及除法的算法实现。理解每条指令如何影响CCR标志位，是编写正确分支逻辑的前提。

在开发环境上，你可能使用的是像CodeWarrior for HC08这样的经典IDE，或者一些开源汇编器。代码通常以.asm为后缀，通过汇编器（Assembler）生成机器码（.s19或.hex文件），再通过编程器或调试器烧录到微控制器的Flash存储器中。程序的入口点由复位向量（Reset Vector）指定，通常位于地址$FFFE-FFFF，里面存放着程序起始地址（例如START标签对应的地址）。

3. 实例一：表格搜索与饱和值检测

在嵌入式数据采集中，一个常见的需求是检查一组连续采样值中是否存在异常。例如，A/D转换器在输入电压超过参考电压时，输出会达到最大值（如8位A/D的$FF），这称为“饱和”。我们需要快速扫描一段内存区域（表格），找出是否存在这个饱和值。

3.1 需求分析与算法设计

假设我们在内存中从地址TABLE（例如$400）开始，连续存放了TBL_LEN（例如8个）A/D采样值。我们的任务是遍历这个表格，寻找数值$FF。一旦找到，就跳转到处理饱和情况的代码段；如果遍历完整个表格都没找到，则继续执行后续操作。

这是一个典型的线性搜索算法。在高级语言中，这可能是一个for循环。在汇编层面，我们需要手动管理循环计数器（表格索引）和当前检查的元素。算法流程可以概括为：

1. 初始化循环计数器（索引）为表格长度。
2. 读取表格中的一个元素到累加器A。
3. 将A与目标值$FF比较。
4. 如果相等，跳出循环，进行饱和处理。
5. 如果不相等，循环计数器减1。
6. 如果计数器不为零，跳回步骤2继续检查下一个元素。
7. 如果计数器为零，说明表格检查完毕，未找到饱和值。

3.2 HC05与HC08代码对比解析

原始应用笔记中提供了HC05和CPU08两套实现，对比它们能清晰地看到CPU08指令集的优化之处。

HC05 实现代码：

ORG $200 SRCH LDX TBL_LEN ; 加载表格长度到X寄存器 (3周期，2字节) LOOP3 LDA TABLE-1,X ; 读取表格元素: A = *(TABLE + X - 1) (5周期，3字节) CMP #$FF ; A 与 $FF 比较 (2周期，2字节) BEQ NEXT ; 如果相等(Z=1)，跳转到NEXT (3周期，2字节) DECX ; X减1 (3周期，1字节) BNE LOOP3 ; 如果X不为零(Z=0)，继续循环 (3周期，2字节)

• 循环控制：使用DECX和BNE两条指令实现。
• 总开销：循环体内一次迭代（未找到匹配时）需要LDA(5) +CMP(2) +BEQ(3) +DECX(3) +BNE(3) = 16个时钟周期。注意，BEQ在条件不满足时执行时间较短，这里按未跳转计算。

CPU08 优化实现代码：

ORG $200 NEXT LDX TBL_LEN ; 加载表格长度到X寄存器 (3周期，2字节) LOOP4 LDA TABLE-1,X ; 读取表格元素 (4周期，3字节) CBEQA #$FF, DONE ; 比较A与$FF，相等则跳转到DONE (4周期，3字节) DBNZX LOOP4 ; X减1，不为零则跳回LOOP4 (3周期，2字节) DONE NOP BRA DONE

• 关键优化指令：
  • CBEQA：这是一条“比较并相等跳转”指令。它一次性完成了CMP和BEQ两条指令的功能。这不仅减少了代码字节数（3字节 vs 4字节），在大多数情况下也减少了执行周期（4周期 vs 5周期）。
  • DBNZX：这是一条“减1非零跳转”指令。它一次性完成了DECX和BNE的功能。同样，减少了代码字节（2字节 vs 3字节）和执行周期（3周期 vs 6周期）。
• 总开销：循环体内一次迭代（未找到匹配时）需要LDA(4) +CBEQA(4) +DBNZX(3) = 11个时钟周期。相比HC05的16周期，效率提升了约31%。
• 寻址细节：注意LDA TABLE-1,X这条指令。这里使用了“变址寻址”模式。因为X寄存器是从表格长度（例如8）开始递减的，所以初始时TABLE-1+X等于TABLE+7，正好指向表格的最后一个元素。随着X递减，可以逆序遍历表格。当然，你也可以使用LDA TABLE,X配合从0开始的X递增循环，逻辑上是等价的，取决于个人习惯和具体需求。

注意：周期与字节数的权衡：应用笔记中注释的周期和字节数非常具有参考价值。在嵌入式开发中，尤其是对实时性要求高或Flash空间紧张的场合，我们经常需要在执行速度和代码大小之间做权衡。CBEQA和DBNZX这类指令是典型的“鱼与熊掌兼得”，既快又小。但在某些极端优化场景，如果循环体极其紧凑，可能需要手动展开循环或调整指令顺序来规避流水线阻塞，这就需要更细致的周期分析了。

3.3 扩展思考与实用技巧

1. 搜索任意值：本例搜索固定值$FF。如果要搜索一个变量SEARCH_VAL，可以将CBEQA #$FF, DONE改为CBEQA SEARCH_VAL, DONE，但要注意CBEQA不支持所有寻址模式，有时可能需要先用LDA或CMP。
2. 提前退出优化：如果表格很大，且目标值出现在前面的概率较高，当前的算法是高效的。但如果目标值大概率不存在，则总是要遍历整个表格。在某些情况下，如果表格是排序过的，可以采用二分查找，但汇编实现会复杂很多，需要权衡算法复杂度带来的收益。
3. 边界条件处理：务必确保TBL_LEN不为零。如果可能为零，应在循环前增加判断，否则DBNZX指令在X=0时减1后会变成$FF，导致循环256次，造成严重错误。
4. 调试技巧：在模拟器或调试器中单步执行此类搜索循环时，重点关注X寄存器和Z标志位的变化，可以快速定位逻辑问题。

4. 实例二：BCD运算与数据调整

在涉及人机交互的嵌入式应用中（如电子秤、温控器、仪表盘），我们经常需要以十进制格式显示或存储数据。BCD编码直接用4位二进制数表示一个十进制数字（0-9）。例如，十进制数59用BCD表示就是0101 1001（即十六进制$59）。但CPU的加法器是二进制运算器，直接对BCD数进行加法会得到错误结果，这就需要DAA（Decimal Adjust Accumulator）指令出场。

4.1 BCD加法原理与DAA指令机制

当我们用ADD指令计算$26 + $37时，CPU执行的是二进制加法：0010 0110 + 0011 0111 = 0101 1101，即十六进制$5D。但这并不是BCD加法26+37=63的正确结果。

DAA指令的作用就是在二进制加法之后，根据结果和条件码寄存器（CCR）中的H（半进位）和C（进位）标志，自动对累加器A中的值进行调整，将其修正为有效的BCD结果。其调整规则基于这样一个事实：BCD数逢十进一，而4位二进制是逢十六进一。因此，当低4位（个位）的结果大于9，或者半进位H=1时，就需要给低4位加6进行修正；同理，当高4位（十位）的结果大于9，或者进位C=1时，就需要给高4位加6进行修正。

让我们跟踪一下CPU08执行ADD和DAA的过程：

START LDA #$26 ; A = $26 (BCD 26) ADD #$37 ; A = $26 + $37 = $5D, CCR: H=0? C=0? (实际运算后，低4位为1101=13>9，且向高4位有进位，故H=1) DAA ; 因为低4位>9且H=1，执行低4位加6修正: $5D + $06 = $63。同时检查高4位$6是否>9？否，且C=0，无需再加6。最终A=$63 (BCD 63)

DAA指令内部逻辑自动完成了这个判断和修正过程。对于程序员来说，规则很简单：在8位BCD加法后，立即使用DAA指令。

4.2 16位BCD加法实战

实际应用中，我们经常需要处理超过99的数字，这就需要进行16位甚至更长的BCD加法。其核心思想是分解为低8位和高8位两次加法，并在高8位加法时计入低8位加法可能产生的进位。

原始代码演示了16位BCD加法：BCD1 (0150) + BCD2 (0250) = BCDT (0400)。

ORG $50 BCD1_H RMB 1 ; $01 BCD1_L RMB 1 ; $50 BCD2_H RMB 1 ; $02 BCD2_L RMB 1 ; $50 BCDT_H RMB 1 BCDT_L RMB 1 ORG $200 START LDA BCD1_L ; A = $50 (BCD 50) ADD BCD2_L ; A = $50 + $50 = $A0 (二进制结果) DAA ; 调整: $A0 -> $A0+$60? 等等，$A0低4位为0，但高4位$A>9，且加法产生了进位(C=1)? 需要仔细分析。 ; 实际上 $50+$50=$A0，二进制是1010 0000。低4位0000未超9，但加法时低4位向高4位有进位吗？$0+$0=0，无半进位，H=0。 ; 高4位$A(10)>9，且由于是8位加法，结果$A0没有超过$FF，所以C=0。 ; DAA规则：若低4位>9或H=1，则加$06；若高4位>9或C=1，则加$60。 ; 此处高4位$A>9，所以加$60: $A0 + $60 = $00，并设置进位C=1。所以DAA后A=$00, C=1。 STA BCDT_L ; 存储低字节结果 $00 LDA BCD1_H ; A = $01 (BCD 01) ADC BCD2_H ; A = $01 + $02 + C(1) = $04 (注意是ADC，带进位加) DAA ; 调整: $04 是有效的BCD数，无需调整。 STA BCDT_H ; 存储高字节结果 $04

最终，BCDT_H:BCDT_L为$04:$00，即BCD码的0400，也就是十进制400，结果正确。

关键点解析：

1. ADC指令的使用：在高字节相加时，必须使用带进位加法指令ADC，而不是普通的ADD。这是因为低字节相加后，DAA调整可能会产生一个进位（C标志置1），这个进位必须传递到高字节的运算中。这是实现多精度运算（包括BCD和普通二进制）的标准模式。
2. 顺序至关重要：必须先加低字节，后加高字节。因为低字节的进位输出是高字节的进位输入。
3. DAA的依赖：DAA指令的调整逻辑严重依赖于ADD或ADC指令执行后设置的H和C标志位。因此，DAA必须紧跟在加法指令之后，中间不能插入任何会影响CCR标志位的指令（如INC,DEC,ROL等）。

4.3 NSA指令：高效的半字节交换

另一个有趣的指令是NSA（Nibble Swap Accumulator），它用于交换累加器A的高4位和低4位。例如，将$37（二进制0011 0111）变为$73（二进制0111 0011）。

在HC05中，没有这条指令，需要8条旋转指令（ROL）才能实现，耗时26个周期。而在CPU08中，一条NSA指令（3周期，1字节）即可完成。这在处理某些特定的数据格式或编码转换时非常高效。

; HC05 模拟 NSA TAX ; X = A ($37) ROLX ; 循环左移X ... (重复4次ROLA/ROLX组合) ROLA ; 循环左移A ... (通过4次循环，将高低4位交换) ... ; 共需8条指令 ; CPU08 实现 NSA ; A = $37 -> A = $73

5. 实例三：硬件除法与平均值计算

在数据处理中，求平均值是最常见的操作之一。对于8位微控制器，除法运算通常是通过软件子例程实现的，非常耗时。CPU08的DIV指令提供了硬件除法支持，极大地提升了此类计算的效率。

5.1 DIV指令工作原理

DIV指令执行一次16位除以8位的无符号整数除法。其操作数隐含在寄存器中：

• 被除数：16位，存放在H:A寄存器对中（H为高8位，A为低8位）。
• 除数：8位，存放在X寄存器中。
• 执行操作：(H:A) / X
• 结果：
  • 商：存放在累加器A中（8位）。
  • 余数：存放在H寄存器中（8位）。

重要限制：

1. 被除数的高8位（H寄存器中的值）必须小于除数（X寄存器中的值），否则结果将溢出（商超过8位），此时CCR中的C标志位会被置1，且结果不可预测。这是使用DIV指令前必须检查的条件。
2. 除数为零会导致不可预期的结果，程序必须避免。

5.2 平均值计算实例拆解

假设我们有一个表格，存放了3个8位采样值：50,60,70。目标是计算它们的平均值。算法是：求和，然后除以个数。

原始代码清晰地展示了这个过程：

TBL_STR EQU $400 ; 表格起始地址 ORG $50 LENGTH RMB 1 ; 表格长度，本例中为3 TOT_H RMB 1 ; 和的高字节 TOT_L RMB 1 ; 和的低字节 ORG $200 START CLR TOT_H ; 清零和的高字节 CLR TOT_L ; 清零和的低字节 LDX LENGTH ; X = 3，用作循环计数器和最后的除数 NEXT LDA TBL_STR,X ; 读取表格元素：A = *(TBL_STR + X) ADD TOT_L ; 与和的低字节相加 STA TOT_L ; 存回低字节 BCS CS ; 如果相加有进位（C=1），跳转 BRA NEXT2 ; 无进位，继续 CS INC TOT_H ; 有进位，和的高字节加1 NEXT2 DBNZX NEXT ; X减1，不为零则继续循环 ; 循环结束，此时 TOT_H:TOT_L 中为16位的和 ; 50+60+70 = 180 (十进制) = $00B4 (十六进制) ; 所以 TOT_H = $00, TOT_L = $B4 LDHX TOT_H ; H:X = 16位和。这条指令将TOT_H加载到H，将TOT_L加载到X。 TXA ; A = X (和的低字节 $B4)。现在 H:A = $00:$B4 = $00B4 LDX LENGTH ; X = 除数 (3) DIV ; 执行 (H:A) / X = $00B4 / $03 ; 结果：商 A = $60 (十进制96)，余数 H = $00

• 求和循环：代码使用X寄存器同时作为表格索引和循环计数器。LDA TBL_STR,X采用变址寻址。注意循环从后向前（X从长度值递减），与搜索例子类似。加法结果可能产生进位，通过BCS指令检测并更新高字节TOT_H。
• 准备被除数：循环结束后，16位的和存放在TOT_H:TOT_L中。LDHX TOT_H是一条非常方便的指令，它直接将内存中连续两个字节（TOT_H和TOT_L）加载到H:X寄存器对。然后TXA将X（低字节）移到A，从而正确设置了H:A这对被除数。
• 执行除法：加载除数到X，执行DIV。本例中$00B4 / $03 = $60，余数为0。$60即十进制96，正是50、60、70的平均值（180/3=60）。注意，这里计算的是整数除法，平均值被截断为整数。

5.3 使用DIV的注意事项与陷阱

1. 溢出检查：如前所述，必须确保被除数的高字节（H）小于除数（X）。在上例中，和$00B4的高字节是$00，远小于除数$03，所以安全。如果求和结果超过$FF，高字节非零，就必须在除法前进行判断。如果H >= X，则需要通过多次减法或其他算法来处理，或者确保你的数据范围不会导致这种情况。
2. 除零保护：如果LENGTH可能为0，必须在除法前判断。DIV指令除零的行为未定义，会导致系统崩溃。
3. 余数的利用：DIV指令后，余数保存在H寄存器中。如果你需要四舍五入的均值，可以检查余数是否大于等于除数的一半（即余数*2 >= 除数），如果是，则将商加1。
4. 性能考量：DIV指令本身需要多个时钟周期（具体周期数参考数据手册，通常需要10个周期左右），但这仍然比任何软件除法例程要快得多。在循环求和的场景中，求和是主要开销。

6. 条件分支与有符号数处理

CPU08增强了条件分支指令，特别是引入了对有符号数进行比较和分支的指令，如BGE（大于或等于跳转）、BGT（大于跳转）、BLE（小于或等于跳转）、BLT（小于跳转）。这些指令在判断有符号数的大小时非常有用。

6.1 有符号数与无符号数比较的差异

关键在于理解CPU如何“比较”。CMP指令实际上执行的是减法操作（A - 操作数），并根据结果设置标志位，但不会保存结果。分支指令则检查这些标志位的组合。

• 无符号数比较：关心的是借位（C标志）和零（Z标志）。例如，BLO（低于跳转）检查C=1，BHS（高于或等于跳转）检查C=0。
• 有符号数比较：关心的是溢出（V标志）、负（N标志）和零（Z标志）的组合。因为二进制补码表示中，最高位是符号位，但直接比较最高位（N标志）在有符号数溢出时会出错。例如，$80（-128）和$7F（127）比较，如果简单看N标志，$80的N=1（负），$7F的N=0（正），会得出-128 > 127的错误结论。正确的有符号比较需要同时考虑N和V标志的异或关系。

6.2 有符号分支指令实例分析

应用笔记中的例子演示了这些指令：

LP_BGE CMP #$FF ; A = $FF (-1), 操作数 = $FF (-1)。 A - $FF = (-1) - (-1) = 0 BGE LP_BGT ; 条件“大于或等于”成立吗？ 0 >= 0 成立。所以跳转。 ; BGE 检查 (N XOR V) = 0。这里结果0，N=0，V=0，(0 XOR 0)=0，条件成立。 LP_BGT CMP #$FF ; A = $07 (7), 操作数 = $FF (-1)。 A - $FF = 7 - (-1) = 8 (正数) BGT LP_BLE ; 条件“大于”成立吗？ 7 > -1 成立。所以跳转。 ; BGT 检查 Z=0 AND (N XOR V)=0。结果非零(Z=0)，且为正数(N=0, V=0)，条件成立。 LP_BLE CMP #$FF ; A = $FF (-1), 操作数 = $FF (-1)。 A - $FF = 0 BLE LP_BLT ; 条件“小于或等于”成立吗？ -1 <= -1 成立。所以跳转。 ; BLE 检查 Z=1 OR (N XOR V)=1。这里Z=1，条件成立。 LP_BLT CMP #$07 ; A = $FF (-1), 操作数 = $07 (7)。 A - $07 = (-1) - 7 = -8 (负数) BLT DONE ; 条件“小于”成立吗？ -1 < 7 成立。所以跳转。 ; BLT 检查 (N XOR V)=1。结果为负，N=1，V=0，(1 XOR 0)=1，条件成立。

这些例子清晰地展示了如何利用不同的标志位组合来实现各种有符号数比较条件。对于初学者，不必死记硬背BGT检查(Z=0) & (N⊕V=0)这样的逻辑公式，而是理解：CMP后，使用BGT就是判断“有符号的大于”，使用BHI就是判断“无符号的高于”。编译器在编译C语言的if (a > b)（a、b为int）时，就会生成CMP后接BGT的序列。

7. 实战经验与避坑指南

结合多年的嵌入式汇编开发经验，这里分享一些在运用上述技巧时容易踩到的“坑”和对应的解决策略。

1. DAA指令的严格上下文依赖：这是最容易出错的地方。DAA只能紧跟在ADD或ADC指令之后，且该加法指令必须是针对BCD数的加法。如果你先加了两个数，中间又做了其他操作（比如INC、DEC或影响了H/C标志的逻辑操作），再执行DAA，结果一定是错误的。最佳实践是：将BCD加法及其后的DAA封装成一个宏或子程序，并添加详细注释，确保不会被意外打断。

2. DIV指令的溢出预防：在使用DIV前，一定要增加溢出检查。一个简单的检查方法是：

   CMPHX #0 ; 比较 H:X 与 0，实际上是检查H是否为0？不，这不够。 ; 更好的方法是直接比较 H 和 X CPHX #$100 ; 比较 H:X 与 $0100？不对。 ; 正确的手动检查： TSTA ; 测试A（低字节）？不对，应该检查H和X。 ; 标准检查流程： LDA H_REG ; 假设被除数高字节在H_REG CMP X_REG ; 与除数比较 BLO Div_OK ; 如果 H < X，无溢出，可以除法 ; 否则，处理溢出情况：要么报错，要么进行多精度除法 Div_OK: LDA L_REG ; 加载被除数低字节 DIV ; 执行除法

   如果可能溢出，常见的处理方法是进行多次8位除法，或者使用软件除法例程。

3. 循环计数器初始化和终止条件：在表格搜索和求和的例子中，我们都使用了DBNZX指令，它先减1再判断。这就要求循环计数器初始值必须是元素个数，而不是0。如果表格长度为0，DBNZX会从0减到$FF，导致循环256次，这是灾难性的。务必在循环开始前，检查长度是否为0，并做特殊处理。

4. 内存对齐与访问速度：虽然对CPU08这类8位机影响相对较小，但良好的习惯是尽量将频繁访问的数据（如表格、变量）放在内存页的起始位置，有时可以节省一个指令字节（使用直接寻址而非扩展寻址）。使用EQU或RMB定义变量和常量时，要有清晰的内存布局规划。

5. 状态标志的隐性影响：许多指令（如BIT、COM、NEG等）会影响CCR标志，但你可能并不关心。在关键的条件分支（尤其是涉及ADC、SBC和DAA的BCD运算链）之前，要确保标志位处于预期状态。不确定时，可以用CLRA、TSTA等指令明确设置标志。

6. 仿真与调试：在硬件上调试汇编程序非常困难。务必充分利用模拟器（如CodeWarrior内置的SIM）。单步执行，观察每条指令执行后寄存器、内存和CCR的变化，与你的理论推导进行比对。这是理解汇编程序运行机理、定位逻辑错误的最有效手段。对于时序要求不严格的算法部分，可以先在模拟器上验证逻辑正确性。