当前位置：首页 > news >正文

FPGA实战：从算法到电路，深度解析Verilog中的BCD与二进制互转设计

news 2026/6/4 16:08:53

1. BCD码与二进制码的基础概念

第一次接触BCD码是在大学数字电路实验课上，当时要用七段数码管显示十进制数字。直接把二进制数输出到数码管，显示的是十六进制符号，比如"1010"会显示"A"，这显然不符合需求。导师说："试试BCD编码吧"，这才打开了新世界的大门。

BCD码（Binary-Coded Decimal）本质是一种二进制编码的十进制表示法。它用4位二进制数表示1位十进制数字（0-9）。比如十进制数"23"在BCD编码中是"0010 0011"。这种编码方式在金融系统、电子秤、数字仪表盘等需要精确十进制表示的场合特别常见。

与纯二进制编码相比，BCD有两个显著特点：

存储效率低：8位二进制能表示0-255，但BCD只能表示0-99
转换成本高：需要额外电路处理进位关系（BCD逢十进一，二进制逢十六进一）

我做过一个智能电表项目，计量芯片输出的就是BCD码。当时直接用FPGA处理这些数据，发现如果按照二进制运算规则处理会得到错误结果。比如BCD码的"1001"（9）加"0001"（1），二进制加法结果是"1010"（A），但实际BCD结果应该是"0001 0000"（10）。这个坑让我深刻理解了BCD码的特殊性。

2. 二进制转BCD的三大实战方案

2.1 除法取模法：简单但低效

去年给某工厂做设备计数器时，第一次尝试用Verilog实现二进制转BCD。最直观的想法就是用除法和取模运算，类似软件编程的思路：

module bin2bcd_divmod ( input [7:0] bin, output [11:0] bcd ); assign bcd = {bin/100, (bin%100)/10, bin%10}; endmodule

综合报告显示这个8位转换器用了27个LUT。看起来不多？但当我扩展到16位时，资源消耗暴涨到287个LUT！这是因为FPGA实现除法和取模需要大量组合逻辑。更糟的是时序表现——在Xilinx Artix-7上只能跑到约50MHz。

提示：除法取模法适合对资源不敏感的低速场景，比如配置参数的初始化处理。

2.2 查找表法：空间换时间的经典策略

后来做LED显示屏控制器时，我改用查找表方案。核心思想是预存所有可能的转换结果：

module bin2bcd_lut ( input [7:0] bin, output reg [11:0] bcd ); always @(*) begin case(bin) 8'd0: bcd = 12'h000; 8'd1: bcd = 12'h001; //...省略中间254个条目... 8'd255: bcd = 12'h255; endcase end endmodule

这个版本只用了13个LUT，但需要256x12bit的存储空间。在FPGA中可以用分布式RAM实现。有个技巧是使用$readmemh初始化查找表，避免手写全部case：

reg [11:0] lut[0:255]; initial $readmemh("bcd_lut.hex", lut);

查找表法的瓶颈在于存储空间。16位转换需要65,536个条目，会占用大量BRAM。我的经验法则是：当输入位宽超过10位时，建议考虑其他方案。

2.3 移位加3法：优雅的硬件解决方案

现在我的首选方案是移位加3（Double Dabble）算法。它通过巧妙的移位和条件加3操作实现转换，不需要预存结果。以8位二进制转BCD为例：

module bin2bcd_dd ( input [7:0] bin, output [11:0] bcd ); reg [19:0] shift_reg; // 足够大的移位空间 always @(*) begin shift_reg = 20'd0; shift_reg[7:0] = bin; repeat(8) begin // 对每4位进行检查 if(shift_reg[11:8] > 4) shift_reg[11:8] += 3; if(shift_reg[15:12] > 4) shift_reg[15:12] += 3; shift_reg = shift_reg << 1; end bcd = shift_reg[19:8]; end endmodule

这个实现仅消耗10个LUT，且位宽扩展性极好。我在一个需要处理16位ADC数据的项目中，用移位加3法实现了转换模块，只用了71个LUT，时序轻松跑到150MHz以上。

3. BCD转二进制的工程实践

3.1 乘法累加法：直观但需要优化

BCD转二进制可以看作加权求和的过程。例如BCD码12'h123转换为二进制就是100+20+3=123。直接实现如下：

module bcd2bin_mult ( input [11:0] bcd, output [7:0] bin ); assign bin = bcd[11:8]*100 + bcd[7:4]*10 + bcd[3:0]; endmodule

综合器会将乘法展开为移位加法。更高效的写法是手动优化：

// 100 = 64 + 32 + 4 // 10 = 8 + 2 assign bin = (bcd[11:8]<<6) + (bcd[11:8]<<5) + (bcd[11:8]<<2) + (bcd[7:4]<<3) + (bcd[7:4]<<1) + bcd[3:0];

在Kintex-7上测试，优化版本比直接乘法节省了30%的LUT，时序提升约15%。

3.2 移位减3法：硬件友好的逆向思维

这是移位加3法的逆过程，通过右移和条件减3实现转换：

module bcd2bin_sd ( input [11:0] bcd, output [7:0] bin ); reg [11:0] temp; integer i; always @(*) begin temp = bcd; for(i=0; i<8; i=i+1) begin if(temp[3:0] >= 8) temp[3:0] -= 3; if(temp[7:4] >= 8) temp[7:4] -= 3; temp = temp >> 1; end bin = temp[7:0]; end endmodule

实测这个12位BCD转8位二进制的版本仅用17个LUT，最大频率可达323MHz。在需要高速转换的场合（如实时数据采集），这种方案优势明显。

4. 实际项目中的选择策略

去年设计工业控制器时，我需要同时处理多个传感器的BCD和二进制数据。最终方案是：

低速配置通道：用查找表法（8位宽度）
高速数据通路：移位加3/减3法（16位宽度）
特殊位宽处理：参数化模块动态生成电路

一个实用的参数化转换模块示例如下：

module auto_convert #( parameter BIN_WIDTH = 8, parameter BCD_DIGITS = (BIN_WIDTH-1)/3 + 1 )( input [BIN_WIDTH-1:0] bin, output [BCD_DIGITS*4-1:0] bcd ); // 根据位宽自动选择转换算法 generate if(BIN_WIDTH <= 8) begin bin2bcd_lut #(BIN_WIDTH) converter(bin, bcd); end else begin bin2bcd_dd #(BIN_WIDTH) converter(bin, bcd); end endgenerate endmodule

资源消耗的黄金法则是：