从FM收音机原理到FPGA实现：深入浅出聊聊调频解调与FIR滤波器的那些事儿
从FM收音机原理到FPGA实现：深入浅出聊聊调频解调与FIR滤波器的那些事儿
每次转动收音机的旋钮寻找喜欢的电台时，你有没有想过那些看不见的电波是如何变成耳边清晰的声音？FM广播就像一位隐形的音乐快递员，它用频率的变化来"打包"声音信息，而收音机则负责拆开这个包裹。本文将带你从日常生活中的收音机体验出发，揭开调频技术的神秘面纱，并展示如何用FPGA这个数字世界的"魔术师"来实现这一过程。
1. FM调频：频率变化的艺术
想象一下在拥挤的广场上，你正试图向远处的朋友传递信息。如果使用AM（调幅）方式，就像改变喊叫的音量大小——声音时大时小。而FM（调频）则像是改变喊叫的节奏快慢——语速时快时慢。FM广播采用的正是后一种更抗干扰的方式，它通过改变载波频率来携带音频信息。
FM调制的核心特点：
- 载波频率随音频信号幅度变化
- 频率偏移量与音频信号强度成正比
- 相比AM更抗噪声干扰
在数学上，FM信号可以表示为：
s(t) = A_c * cos[2πf_c t + 2πk_f ∫m(τ)dτ]其中：
- A_c：载波振幅
- f_c：载波中心频率
- k_f：频率偏移灵敏度
- m(t)：调制信号（音频）
2. FM解调：从频率变化中提取信息
解调就像拆开快递包裹，我们需要从频率变化中还原出原始音频信号。传统收音机常用的是鉴频器方案，而在数字领域，我们则采用更精确的数学方法。
2.1 数字解调的关键步骤
微分处理：计算信号的瞬时变化率
always @(posedge clk) begin if(uf_tready_i == 1 && s_axis_data_tvalid == 1) begin sv_data_r <= s_axis_data_tdata; uf_data_r <= s_axis_data_tdata - sv_data_r; end end绝对值处理：获取频率变化幅度
always @(posedge clk) begin if(abs_tready_i == 1 && uf_valid_r == 1) begin if(uf_data_r >= 0) abs_data_r <= uf_data_r; else abs_data_r <= -uf_data_r; end end低通滤波：提取音频信号
fir_compiler_lowpass_10k_30k_1m fm_fir_u1 ( .aresetn (rst_n), .aclk (clk), .s_axis_data_tvalid (abs_valid_r), .s_axis_data_tdata (abs_data_r), .m_axis_data_tdata (fir_fm_tdata_i) );
提示：微分操作相当于模拟电路中的鉴频器，而FIR滤波器则替代了传统RC低通网络，提供了更精确的频率选择性。
3. FIR滤波器：数字世界的频率守门人
FIR（有限长单位冲激响应）滤波器是数字信号处理中的瑞士军刀，特别适合FPGA实现。它就像一位严格的安检员，只允许特定频率范围的信号通过。
FIR滤波器优势对比：
| 特性 | 模拟滤波器 | FIR数字滤波器 |
|---|---|---|
| 精度 | 受元件误差影响 | 数学精确 |
| 灵活性 | 硬件固定 | 可编程改变 |
| 稳定性 | 受温度影响 | 完全稳定 |
| 复杂度 | 高阶实现困难 | 易于高阶实现 |
Xilinx FIR IP核大大简化了设计流程，主要配置参数包括：
- 滤波器类型（低通、高通等）
- 采样频率
- 截止频率
- 抽头数（决定滤波锐度）
- 系数位宽
4. FPGA实现：从理论到硬件的桥梁
将上述算法映射到FPGA上需要精心设计数据路径和时序控制。以下是关键模块的实现要点：
4.1 调制模块设计
采用DDS（直接数字频率合成）技术生成FM信号：
dds_compiler_phase dds2 ( .aclk (clk), .aresetn (rst_n), .s_axis_phase_tvalid(s_axis_phase_tvalid_r), .s_axis_phase_tdata (s_axis_phase_tdata_i), .m_axis_data_tdata (fm_tdata_i) );4.2 解调模块优化
为提升实时性，可采用流水线设计：
- 微分计算级
- 绝对值处理级
- FIR滤波级
- 输出缩放级
资源使用参考（基于Xilinx 7系列）：
- 约500个LUT
- 300个FF
- 1个DSP48E1
- 1个18Kb BRAM
5. 仿真与调试：验证设计的火眼金睛
完善的测试平台是确保设计正确的关键。建议采用分层验证策略：
模块级测试：单独验证调制和解调模块
initial begin rst_n = 0; #(10 * CLK_PERIOD) rst_n = 1; #(3000 * CLK_PERIOD) $stop; end系统级测试：检查端到端信号完整性
时序分析：确保满足时钟约束
典型的仿真波形应显示：
- 调制后的FM信号频率随时间变化
- 解调后的信号还原原始音频波形
- 各阶段信号符合预期幅值范围
6. 性能提升技巧
在实际项目中，我们还可以进一步优化设计：
- 系数对称性利用：减少50%乘法运算
- 多相分解：降低时钟频率要求
- 位宽优化：平衡精度和资源消耗
- 流水线设计：提高系统吞吐量
例如，对称系数FIR实现可以节省资源：
// 前半部分系数 coeff[0] = 16'h0123; coeff[1] = 16'h0456; // 后半部分是对称的 coeff[N-1] = coeff[0]; coeff[N-2] = coeff[1];在某个车载收音机项目中，通过优化FIR滤波器的抽头数和系数位宽，我们将逻辑资源使用量降低了30%，同时保持了良好的音质。