从零构建：基于Quartus II与FPGA的智能交通灯倒计时系统实战
1. 项目背景与核心目标
第一次接触FPGA开发的朋友可能会觉得这个领域门槛很高，但实际上一块简单的CPLD开发板加上正确的学习路径，就能完成很多有趣的项目。这次我们要实现的智能交通灯倒计时系统，就是一个非常适合入门的实战案例。这个项目麻雀虽小五脏俱全，涵盖了硬件选型、开发环境搭建、时序逻辑设计、状态机实现、数码管驱动等FPGA开发的典型环节。
我选择Altera MAX II系列CPLD作为硬件平台有几个考虑：首先它的价格非常亲民，二手市场几十元就能买到；其次它的逻辑资源足够支撑这个项目；最重要的是，通过这个相对简单的器件，我们可以把注意力集中在FPGA开发的核心逻辑上，而不是被复杂的芯片架构分散精力。虽然现在更先进的FPGA器件层出不穷，但MAX II这类经典CPLD对初学者来说反而更容易上手。
2. 开发环境搭建避坑指南
2.1 Quartus II版本选择
在安装Quartus II时，很多新手会直接下载最新版本，这可能导致器件支持不全的问题。对于MAX II这类老器件，我推荐使用Quartus II 13.1版本。这个版本体积适中（约5GB），既支持老器件又相对稳定。安装时要注意勾选MAX II器件库，如果发现器件库不全，需要单独到Intel官网下载对应的Device Support文件。
实测过程中我发现，Windows 10系统下安装Quartus II 13.1可能会遇到驱动签名问题。这时可以按以下步骤解决：
- 开机时按F8进入高级启动选项
- 选择"禁用驱动程序强制签名"
- 正常启动后安装Quartus II驱动
2.2 硬件连接检查清单
在开始编程前，建议先完成以下硬件检查：
- 确认开发板供电正常（USB-Blaster供电约500mA）
- 检查JTAG接口连接稳固
- 用万用表测量数码管各段是否正常
- 测试LED灯珠是否完好
有个小技巧：在初次上电时，可以将所有数码管段选都置高，这样所有段都应该点亮，方便快速排查硬件故障。我在第一次调试时就发现有个数码管的DP点不亮，后来发现是焊接时虚焊导致的。
3. 系统设计与状态机实现
3.1 交通灯状态划分
这个项目的核心是一个21状态的状态机，对应完整的交通灯周期：
- 红灯亮10秒（状态1-10）
- 黄灯亮3秒（状态11-13）
- 绿灯亮5秒（状态14-18）
- 黄灯亮3秒（状态19-21）
在Verilog代码中，我用TIME_21这个5位寄存器来记录当前状态。这里有个设计细节：状态计数器在达到最大值后不是归零，而是回到1，这样可以避免状态0带来的逻辑混乱。
3.2 双时钟系统设计
系统需要两个独立的时钟：
- 主时钟（sclk）：用于状态机转换，典型频率50MHz
- 扫描时钟：用于数码管动态刷新，频率约1kHz
数码管刷新采用经典的动态扫描方式，通过TIME_4计数器循环选通4位数码管。这里要注意扫描频率不能太低（否则会有闪烁感），也不能太高（会导致亮度不足）。经过实测，每位数码管显示时间控制在2ms左右效果最佳。
4. Verilog代码深度解析
4.1 关键参数定义
代码开头定义的几个参数需要特别注意：
localparam DELAY_1S = 'd24_999_999; // 1秒计时器 localparam DELAY_10MS = 'd299_999; // 10毫秒计时器这些参数的值与系统时钟频率直接相关。比如当sclk=50MHz时，1秒需要计数50,000,000次。但在实际项目中，我做了适当分频，使用25MHz时钟，所以1秒计数24,999,999次。
4.2 数码管驱动逻辑
数码管的段选数据通过组合逻辑生成：
always@(*) begin case (TIME_21) 01: {SEG1,SEG2,SEG3,SEG4} ={NULL,NULL,num1,num0}; //...其他状态 endcase end这里采用了位拼接语法，将4个数码管的数据一次性赋值。NULL表示数码管熄灭，num0-num9对应0-9的数字编码。注意编码方式需要与实际使用的数码管类型（共阴/共阳）匹配。
4.3 交通灯控制逻辑
RGB信号的控制非常直观：
always@(*) begin if(s_rst_n == 1'b0) RGB <= 3'b000; else if (TIME_21>=1 &&TIME_21<=10) RGB <= 3'b110; //红 //...其他状态 end这里使用3位RGB信号分别控制红、绿、黄灯。比如3'b110表示红色灯亮（第一位），绿色灯灭（第二位），黄色灯亮（第三位）。实际接线时需要根据LED的驱动方式调整电平逻辑。
5. 调试技巧与性能优化
5.1 SignalTap II逻辑分析仪使用
当交通灯工作异常时，可以使用Quartus自带的SignalTap II工具进行调试。配置方法：
- 在Quartus中打开SignalTap II Logic Analyzer
- 添加需要观察的信号（如TIME_21、RGB等）
- 设置合适的采样深度和触发条件
- 重新编译并下载到FPGA
通过SignalTap可以直观地看到状态机的跳转过程，快速定位问题。比如我曾遇到状态机卡在某个状态不跳转的问题，通过SignalTap发现是计数器溢出条件写错了。
5.2 资源占用优化
对于资源有限的CPLD，可以采取以下优化措施：
- 将数码管编码改为ROM实现
- 使用格雷码编码状态机
- 合并相似的逻辑表达式
在MAX II EPM240上，优化前的设计占用约80%的逻辑单元，优化后可以降到60%左右。虽然这个项目资源足够，但养成优化习惯对后续复杂项目很有帮助。
6. 功能扩展思路
完成基础功能后，可以考虑以下扩展：
- 增加手动控制模式：通过按键切换自动/手动控制
- 添加夜间模式：在特定时间段自动切换为黄灯闪烁
- 联网功能：通过UART接口接收远程控制指令
- 自适应调时：根据车流量自动调整各状态时长
这些扩展不需要大幅修改原有架构，主要是在状态机中增加新的状态和判断条件。比如夜间模式可以这样实现：
if(夜间模式) RGB <= (counter[24]) ? 3'b100 : 3'b000; // 黄灯闪烁 else // 原有逻辑7. 常见问题解决方案
在项目实践中，我遇到过几个典型问题：
问题1：数码管显示乱码
- 检查数码管类型（共阴/共阳）与代码是否匹配
- 确认段选信号极性正确
- 测量各段位电压是否正常
问题2：状态切换不同步
- 检查主时钟是否稳定
- 确认计数器溢出条件正确
- 用SignalTap观察状态机跳转
问题3：下载失败
- 检查JTAG连接器是否接反
- 确认Quartus中器件型号选择正确
- 尝试重新安装USB-Blaster驱动
有个特别容易忽略的问题：MAX II器件的JTAG接口电压是3.3V，但有些开发板为了兼容5V系统会做电平转换，这时候要注意跳线设置，否则可能导致无法识别器件。
8. 项目总结与学习建议
这个项目虽然不大，但完整走下来后，我对FPGA开发有了更直观的认识。最大的收获是理解了时序逻辑设计的思维方式 - 不再是单片机的顺序执行，而是要考虑信号的并行性和时序关系。
给初学者的几个建议：
- 先理解再动手：花时间弄懂D触发器、状态机等基础概念
- 善用仿真工具：ModelSim能帮你节省大量调试时间
- 从小项目开始：像这个交通灯项目就很适合作为第一个完整项目
- 多读优质代码：特权同学、小梅哥等开源项目都是很好的学习资料
最后提醒一点：开发过程中记得经常保存工程文件。我就曾因为Quartus II意外崩溃丢失过半天的工作量。现在养成了Ctrl+S的习惯，几乎每修改几行代码就保存一次。