当前位置：首页 > news >正文

SystemVerilog/Verilog中forever语法：从基础到实战的深度解析

news 2026/7/23 6:19:13

1. forever语法基础：从分号陷阱到执行逻辑

第一次接触Verilog的forever语句时，我踩过一个经典坑：在仿真测试中写了满屏的$display却始终看不到输出。后来发现是forever后面多打了个分号，导致整个begin...end块变成了"僵尸代码"。这个看似简单的语法细节，其实是很多初学者都会遇到的绊脚石。

forever语句最基础的形式有两种写法：

// 写法A：带分号（错误示范） forever @(posedge clk); begin // 这里代码永远不会执行 end // 写法B：不带分号（正确用法） forever @(posedge clk) begin // 这里代码每个时钟周期都会执行 end

这两种写法的区别就像红绿灯的通行规则：分号相当于在forever后面加了个永久的"红灯"，而省略分号则是给后续代码开了"绿灯"。我在带新人时常用这个比喻，他们立刻就能理解其中的执行逻辑差异。

更隐蔽的陷阱是begin...end的包裹范围。来看这段实际工程中的地址生成代码：

logic [31:0] addr; initial begin forever @(posedge clk) addr <= addr + 1; // 只有这行会循环执行 begin // 这个begin...end永远等不到执行 if (addr > 32'hFFFF) $finish; end end

这个bug会导致仿真永远无法自动结束，因为条件判断被排除在循环体外了。正确的写法应该用begin...end包裹所有需要循环的语句：

forever @(posedge clk) begin addr <= addr + 1; if (addr > 32'hFFFF) $finish; end

2. 时钟驱动场景下的实战应用

在FPGA原型验证中，我经常用forever构建时钟同步的监控进程。比如这个DDR接口的实时监测模块：

initial begin forever @(posedge ddr_clk) begin if (ddr_cmd_valid) begin monitor_fifo.push_back({ddr_cmd, ddr_addr}); $display("[%t] DDR命令捕获：%h @ %h", $time, ddr_cmd, ddr_addr); end // 每1us生成一次吞吐量报告 #1000ns report_throughput(); end end

这里结合了事件触发(@posedge)和延时控制(#)，实现了多速率协同。注意这种写法只能用于仿真，综合时会报错。

另一个典型应用是构建可配置的时钟门控测试：

task automatic clk_gating_test(input int cycles); fork begin // 时钟生成 forever begin clk = 1'b0; #(CLK_PERIOD/2); clk = 1'b1; #(CLK_PERIOD/2); end end begin // 门控测试 repeat (cycles) begin @(negedge clk); gating_enable = $urandom_range(0,1); #10ns; end $finish; end join endtask

这个例子展示了如何用forever配合fork-join构建并行的时钟生成器。实际项目中，我会用这种结构来做电源管理单元的验证。

3. 条件触发与异步事件处理

在验证AXI总线时，forever+wait的组合堪称黄金搭档。比如这个等待DMA完成的典型场景：

initial begin forever begin wait(dma_start == 1'b1); // 等待触发信号 $display("[%t] DMA传输启动", $time); fork : timeout_check begin #100ms; $error("DMA超时未完成"); disable timeout_check; end begin wait(dma_done == 1'b1); $display("[%t] DMA传输完成", $time); disable timeout_check; end join end end

这种结构完美解决了异步事件同步化的问题。我在PCIe验证中曾用类似结构捕获TLP包，配合覆盖率收集实现了自动化验证。

对于多条件复合触发，推荐使用wait结合事件表达式：

forever begin wait(arbiter.grant && (packet_fifo.size > 0)); send_packet(); wait(arbiter.grant == 0 || packet_fifo.size == 0); end

注意这里第二个wait的作用是防止send_packet被重复调用，这种"触发-执行-释放"的模式在总线仲裁中非常常见。

4. 可综合代码与测试平台的最佳实践

虽然forever在RTL设计中受限，但在某些可综合场景仍有妙用。比如这个时钟分频器实现：

always begin // 等效于forever #(PERIOD/2) clk_div2 = ~clk_div2; end

综合工具会将这种写法识别为时钟生成电路。但要注意三点：

必须使用#延时控制
不能有@事件触发
需要配合initial或always块使用

在UVM测试平台中，forever常用于构建后台检查器：

class mem_checker extends uvm_component; virtual task run_phase(uvm_phase phase); forever begin @(posedge vif.clk); if (vif.mem_en) begin check_mem_access(vif.addr, vif.wdata, vif.rdata); end end endtask endclass

这种监控器会持续运行整个仿真周期，我在一次DDR4验证中用它发现了地址映射错误。

最后分享几个血泪教训：