50天学习FPGA第15天-verilog基本概念

目录

简介

目标

语法约定

空白符

注释

操作符

数字声明

字符串

标识符和关键字

数据类型

简介

本周讨论Verilog中的基本语法结构和约定，后续章节中会使用这些结构和约定。这些约定构成了Verilog语言的基本框架。Verilog模型中的数据类型与实际硬件电路中的数据存储和开关元

件相当接近。本章的内容可能有些枯燥，但是它们将为后续章节的学习打下必要的基础。

目标

理解操作符、注释、空白符、数字、字符串和标识符的词法约定。

定义逻辑值集合和数据类型，包括线网、寄存器、向量、数字、仿真时间、数组、参数、存储器和字符串。

学习使用用于显示和监视信息、暂停和结束仿真的系统任务。

学习用于宏定义、文件包含的基本编译指令。

语法约定

Verilog中的基本词法约定与C语言类似。Verilog描述包含一个“单词”流，这里的单词可以是注释、分隔符、数字、字符串、标识符和关键字，Verilog是大小写相关的，其中的关键字全部为小写。

空白符

空白符由空格（b)、制表符（v）和换行符